半导体结构制备方法及半导体结构技术

本申请涉及一种半导体结构制备方法及半导体结构，该方法包括：提供衬底，衬底内形成有间隔分布的掺杂区、位于相同导电类型的掺杂区之间的栅极有源区，以及位于栅极有源区的正上方的栅极结构；于栅极结构的相邻的掺杂区内形成沟槽，沟槽的底面高于掺杂区的底面；于沟槽的底部及侧壁形成金属阻挡层；于金属阻挡层上形成电极结构。本申请的金属阻挡层能够有效避免产生横向扩散现象，减小漏电流并提高产品良率及可靠性；并且本申请的方法可以适用于其他有类似问题的工艺流程中，解决类似或者相同的问题。问题。问题。

【技术实现步骤摘要】
半导体结构制备方法及半导体结构


[0001]本申请涉及半导体制造
，特别是涉及一种半导体结构制备方法及半导体结构。

技术介绍

[0002]金属
‑
半导体接触结构在半导体器件与集成电路中被广泛利用，一般半导体器件都有一个共同的基本结构，即能源的输入和经器件运作后的功能输出，而担负这一输入输出的枢纽正是金属
‑
半导体接触结构。
[0003]传统的金属
‑
半导体接触结构的形成方法通常是直接在衬底上沉积金属，让金属与衬底反应形成金属
‑
半导体接触结构，但金属与衬底反应会产生横向扩散现象，影响半导体器件的性能和可靠性。

技术实现思路

[0004]基于此，有必要针对上述
技术介绍
中的问题，提供一种能解决横向扩散问题的半导体结构制备方法及半导体结构。
[0005]为实现上述目的及其他目的，根据本申请的各种实施例，本申请的一方面提供了一种半导体结构制备方法，该方法包括：提供衬底，衬底内形成有间隔分布的掺杂区、位于相同导电类型的掺杂区之间的栅极有源区，以及位于栅极有源区的正上方的栅极结构；于栅极结构的相邻的掺杂区内形成沟槽，沟槽的底面高于掺杂区的底面；于沟槽的底部及侧壁形成金属阻挡层；于金属阻挡层上形成电极结构。
[0006]于上述实施例中半导体结构制备方法中，首先在栅极结构的相邻的掺杂区内形成沟槽，在沟槽的底部及侧壁形成金属阻挡层，再在金属阻挡层上形成电极结构组成接触结构，与传统方法直接在衬底上沉积金属，利用金属与衬底反应形成接触结构相比，本实施例的金属阻挡层能够有效避免产生横向扩散现象，减小漏电流并提高产品良率及可靠性；并且本实施例的方法可以适用于其他有类似问题的工艺流程中，解决类似或者相同的问题。
[0007]在一些实施例中，电极结构与金属阻挡层填充满沟槽，电极结构的顶面不低于衬底的顶面，以形成接触结构。
[0008]在一些实施例中，金属阻挡层的材料包括银。银的材质软，使用银作为金属阻挡层的材料在去除多余金属阻挡材料层时，去除效果更好，避免没去除干净的银在后续过程中发生反应，产生污染；银构成的金属阻挡层的防扩散的效果更好，可以提升产品良率；银的价格低，可以降低成本。
[0009]在一些实施例中，金属阻挡层的厚度小于电极结构的厚度，使得本实施例的金属阻挡层的厚度足够薄，不会增加接触结构的厚度，不会降低半导体器件的集成度。
[0010]在一些实施例中，于沟槽的底部及侧壁形成金属阻挡层的步骤，包括：采用沉积工艺形成金属阻挡材料层，金属阻挡材料层覆盖裸露的衬底的顶面及栅极结构的顶面；于金属阻挡材料层的顶面形成图形化掩膜层，图形化掩膜层内具有开口图形，开口图形覆盖位
于沟槽的底部及侧壁的金属阻挡材料层，且暴露出位于栅极结构正上方的金属阻挡材料层，以及位于衬底的顶面的金属阻挡材料层；以图形化掩膜层为掩膜版刻蚀金属阻挡材料层，剩余的金属阻挡材料层构成金属阻挡层。金属阻挡层可以避免金属与衬底直接反应产生的横向扩散问题，提高产品良率。
[0011]在一些实施例中，掺杂区包括导电类型不同的第一导电类型的掺杂区及第二导电类型的掺杂区。
[0012]在一些实施例中，沟槽的深度小于或等于掺杂区的厚度的一半，以减小对掺杂区本身功能的影响，提升产品良率。
[0013]在一些实施例中，沟槽的深度为50nm
‑
100nm。
[0014]在一些实施例中，金属阻挡层的厚度为1nm
‑
10nm。本实施例的金属阻挡层的厚度足够薄，且能够有效避免横向扩散导致的漏电流。
[0015]在一些实施例中，本申请的另一方面提供了一种半导体结构，该半导体结构包括衬底、沟槽、金属阻挡层及电极结构，衬底内形成有间隔分布的掺杂区、位于相同导电类型的掺杂区之间的栅极有源区，以及位于栅极有源区的正上方的栅极结构；沟槽形成于栅极结构的相邻的掺杂区内，沟槽的底面高于掺杂区的底面；金属阻挡层位于沟槽的底部及侧壁；电极结构位于金属阻挡层上。
[0016]于上述实施例中半导体结构制备方法中，本实施例的半导体结构首先在栅极结构的相邻的掺杂区内形成沟槽，在沟槽的底部及侧壁形成金属阻挡层，再在金属阻挡层上形成电极结构组成接触结构，与传统半导体结构直接在衬底上沉积金属，利用金属与衬底反应形成接触结构相比，本实施例的金属阻挡层能够有效避免产生横向扩散现象，减小漏电流并提高产品良率及可靠性。
附图说明
[0017]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请实施例的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0018]图1本申请一实施例中提供的一种半导体结构制备方法的流程示意图；图2为本申请第一实施例中半导体结构制备方法的截面结构示意图；图3为本申请第二实施例中半导体结构制备方法的截面结构示意图；图4为本申请第三实施例中半导体结构制备方法的截面结构示意图；图5为本申请第四实施例中半导体结构制备方法的截面结构示意图；图6为本申请第五实施例中半导体结构制备方法的截面结构示意图；图7为本申请第六实施例中半导体结构制备方法的截面结构示意图；图8为本申请第七实施例中半导体结构制备方法的截面结构示意图。
[0019]附图标记说明：100、半导体结构；10、衬底；11、掺杂区；111、第一掺杂区；112、第二掺杂区；12、栅极有源区；13、栅极结构；131、栅介质层；132、栅导电层；20、沟槽；30、接触结构；311、金属阻挡材料层；31、金属阻挡层；40、图形化掩膜层；32、电极结构。
具体实施方式
[0020]为了便于理解本申请，下面将参阅相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
[0021]除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的
的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
[0022]应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、 第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构制备方法，其特征在于，包括：提供衬底，所述衬底内形成有间隔分布的掺杂区、位于相同导电类型的掺杂区之间的栅极有源区，以及位于所述栅极有源区的正上方的栅极结构；于所述栅极结构的相邻的掺杂区内形成沟槽，所述沟槽的底面高于所述掺杂区的底面；于所述沟槽的底部及侧壁形成金属阻挡层；于所述金属阻挡层上形成电极结构。2.根据权利要求1所述半导体结构制备方法，其特征在于，所述电极结构与所述金属阻挡层填充满所述沟槽，所述电极结构的顶面不低于所述衬底的顶面。3.根据权利要求1或2所述半导体结构制备方法，其特征在于，所述金属阻挡层的材料包括银。4.根据权利要求1或2所述半导体结构制备方法，其特征在于，所述金属阻挡层的厚度小于所述电极结构的厚度。5.根据权利要求1或2所述半导体结构制备方法，其特征在于，于所述沟槽的底部及侧壁形成金属阻挡层的步骤，包括：采用沉积工艺形成金属阻挡材料层，所述金属阻挡材料层覆盖裸露的衬底的顶面及所述栅极结构的顶面；于所述金属阻挡材料层的顶面形成图形化掩膜层，所述图形化掩膜层内具有开口图形，所述开口图形覆盖位于所述沟槽的底部及侧壁的金属阻挡材料层，且暴...

【专利技术属性】
技术研发人员：钱坤，陈涛，尹记红，
申请(专利权)人：合肥新晶集成电路有限公司，
类型：发明
国别省市：