包括空气间隔件的半导体器件和制造方法技术

本公开涉及包括空气间隔件的半导体器件和制造方法。公开了包括源极/漏极区域与半导体衬底之间的气隙的半导体器件及其形成方法。在一个实施例中，半导体器件包括：半导体衬底；半导体衬底上的第一沟道区域；第一沟道区域上的栅极结构；第一源极/漏极区域，与栅极结构和第一沟道区域相邻；第一内部间隔件层，在第一方向上在第一源极/漏极区域和半导体衬底之间，第一方向垂直于半导体衬底的主表面；以及第一气隙，在第一方向上在第一源极/漏极区域和第一内部间隔件层之间。和第一内部间隔件层之间。和第一内部间隔件层之间。

【技术实现步骤摘要】
包括空气间隔件的半导体器件和制造方法


[0001]本公开涉及半导体领域，尤其涉及包括空气间隔件的半导体器件和制造方法。

技术介绍

[0002]半导体器件用于各种电子应用中，例如，个人计算机、蜂窝电话、数码相机和其他电子设备。半导体器件通常通过以下方式来制造：在半导体衬底之上顺序沉积材料的绝缘或电介质层、导电层和半导体层，并使用光刻对各种材料层进行图案化以在其上形成电路组件和元件。
[0003]半导体工业通过不断减小最小特征尺寸来继续改进各种电子组件(即，晶体管、二极管、电阻器、电容器等)的集成密度，这允许将更多组件在给定区域中集成。然而，随着最小特征尺寸的减小，出现了需要解决的其他问题。

技术实现思路

[0004]根据本公开的一个实施例，提供了一种半导体器件，包括：半导体衬底；第一沟道区域，在所述半导体衬底上；栅极结构，在所述第一沟道区域上；第一源极/漏极区域，与所述栅极结构和所述第一沟道区域相邻；第一内部间隔件层，在第一方向上在所述第一源极/漏极区域和所述半导体衬底之间，所述第一方向垂直于所述半导体衬底的主表面；以及第一气隙，在所述第一方向上在所述第一源极/漏极区域和所述第一内部间隔件层之间。
[0005]根据本公开的另一实施例，提供了一种半导体器件，包括：半导体衬底；多个沟道区域，在第一方向上在所述半导体衬底上，所述第一方向垂直于所述半导体衬底的主表面；栅极结构，在所述多个沟道区域上；源极/漏极区域，与所述栅极结构相邻；以及第一间隔件结构，在所述源极/漏极区域和所述半导体衬底之间，所述第一间隔件结构包括：第一间隔件层，所述第一间隔件层包括第一材料；第二间隔件层，在所述第一间隔件层上，所述第二间隔件层包括不同于所述第一材料的第二材料；以及底部气隙，在所述第二间隔件层和所述源极/漏极区域之间。
[0006]根据本公开的又一实施例，提供了一种形成半导体器件的方法，包括：在第一沟道区域上形成栅极结构；在衬底中邻近所述栅极结构形成第一凹部；在所述第一凹部中沉积第一间隔件层；在所述第一凹部中在所述第一间隔件层上沉积第二间隔件层；使用第一蚀刻工艺来蚀刻所述第一间隔件层和所述第二间隔件层，以在所述第一凹部中分别形成第一内部间隔件部分和第二内部间隔件部分；以及在所述第一凹部中形成源极/漏极区域，其中，底部气隙被所述源极/漏极区域和所述第一内部间隔件部分包围。
附图说明
[0007]在结合附图阅读时，可以从下面的具体实施方式中最佳地理解本公开的各方面。应当注意，根据行业的标准做法，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可能被任意增大或减小。
[0008]图1以三维视图示出了根据一些实施例的纳米结构场效应晶体管(FET)的示例。
[0009]图2、图3、图4、图5、图6A、图6B、图7A、图7B、图8A、图8B、图9A、图9B、图10A、图10B、图11A、图11B、图11C、图12A、图12B、图12C、图12D、图12E、图12F、图13A、图13B、图13C、图13D、图13E、图13F、图13G、图13H、图13I、图14A、图14B、图14C、图15A、图15B、图16A、图16B、图17A、图17B、图18A、图18B、图19A、图19B、图19C、图20A、图20B、图20C、图21A、图21B、图21C、图22A、图22B和图22C是根据一些实施例的纳米结构FET的制造中的中间阶段的截面图。
具体实施方式
[0010]下面的公开提供了用于实施本专利技术的不同特征的许多不同的实施例或示例。下文描述了组件和布置的具体示例以简化本公开。当然，这些仅是示例而不意在进行限制。例如，下面的说明中，在第二特征之上或在第二特征上形成第一特征可以包括以直接接触的方式形成第一特征和第二特征的实施例，并且还可以包括可在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可不直接接触的实施例。此外，本公开在各个示例中可以重复附图标记和/或字母。这种重复是为了简单和清楚的目的，并且其本身不表示所讨论的各个实施例和/或配置之间的关系。
[0011]此外，本文可能使用了空间相关术语(例如，“之下”、“下方”、“下”、“上方”、“上”等)，以便于描述附图中所示的一个要素或特征与另外(一个或多个)要素或(一个或多个)特征的关系。这些空间相关术语意在涵盖使用中或工作中的器件处于除了附图中所示朝向之外的不同朝向。装置可以朝向其他方向(旋转90度或处于其他朝向)，并且本文使用的空间相关描述符可类似地进行相应解释。
[0012]各种实施例提供在半导体器件中邻近源极/漏极区域形成密封气隙(例如，气状间隔件)的方法以及通过这些方法形成的半导体器件。这些方法包括：在半导体衬底上沉积多层堆叠，该多层堆叠包括第一半导体材料和第二半导体材料的交替层；蚀刻该多层堆叠和该半导体衬底，以从该多层堆叠形成多个纳米结构以及形成第一凹部，这些第一凹部与纳米结构相邻并且延伸到半导体衬底中；蚀刻穿过纳米结构的侧表面到第一凹部，以形成与第一凹部相邻的侧壁凹部；在第一凹部中沉积两个或更多个内部间隔件层，并且填充侧壁凹部，其中，这些内部间隔件层沿着纳米结构的侧表面并且沿着半导体衬底延伸；蚀刻内部间隔件层，以形成与纳米结构和半导体衬底相邻的内部间隔件层；以及形成与内部间隔件和纳米结构相邻的源极/漏极区域。这些源极/漏极区域可以是通过外延沉积工艺形成的，并且可以密封底部气隙，这些底部气隙竖直地设置在源极/漏极区域和半导体衬底上的间隔件之间。在一些实施例中，源极/漏极区域还可以密封侧部气隙，这些侧部气隙水平地设置在源极/漏极区域和设置在纳米结构上的间隔件之间。侧部气隙可以竖直地设置在由相同半导体材料形成的相邻纳米结构之间，或者竖直地设置在纳米结构和半导体衬底之间。提供底部气隙和侧部气隙有助于减小包括这些气隙的器件中的寄生电容，并且有助于改进源极/漏极区域和半导体衬底之间的底部隔离。这改进了器件性能，例如AC性能。
[0013]下文中在特定上下文中描述了实施例，即，包括纳米结构FET的管芯。然而，各种实施例可以被应用于包括其他类型的晶体管(例如，鳍式场效应晶体管(FinFET)、或平面晶体管等)的管芯，这些其他类型的晶体管替代纳米结构FET或与纳米结构FET结合。
[0014]图1以三维视图示出了根据一些实施例的纳米结构FET的示例(例如，纳米线FET、纳米片FET(Nano
‑
FET)、多桥沟道FET(MBCFET)、栅极全环绕FET(GAA FET)、或纳米带FET等)。纳米结构FET包括纳米结构55(例如，纳米片、纳米线、或纳米带等)，这些纳米结构55在衬底50(例如，半导体衬底)上的鳍66之上。纳米结构55用作纳米结构FET的沟道区域。纳米结构55可以包括适于在p型晶体管或n型晶体管等中形成沟道区域的材料。隔离区域68设置在相邻的鳍66之间，这些相邻的鳍66可以从相邻的隔离区域68之间突出并且突出得高于这些隔离区域68。尽管隔离区域68被描述/示出为独立于衬本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：半导体衬底；第一沟道区域，在所述半导体衬底上；栅极结构，在所述第一沟道区域上；第一源极/漏极区域，与所述栅极结构和所述第一沟道区域相邻；第一内部间隔件层，在第一方向上在所述第一源极/漏极区域和所述半导体衬底之间，所述第一方向垂直于所述半导体衬底的主表面；以及第一气隙，在所述第一方向上在所述第一源极/漏极区域和所述第一内部间隔件层之间。2.根据权利要求1所述的半导体器件，还包括：第二内部间隔件层，在第二方向上在所述栅极结构和所述第一源极/漏极区域之间，所述第二方向平行于所述半导体衬底的主表面；以及第二气隙，在所述第二方向上在所述第一源极/漏极区域和所述第二内部间隔件层之间。3.根据权利要求1所述的半导体器件，其中，所述第一气隙包括空气，该空气与所述第一内部间隔件层的表面以及所述第一源极/漏极区域的表面实体接触。4.根据权利要求1所述的半导体器件，还包括：第二内部间隔件层，所述第二内部间隔件层在所述第一方向上在所述第一内部间隔件层和所述第一气隙之间，其中，所述第一内部间隔件层包括第一材料，并且其中，所述第二内部间隔件层包括不同于所述第一材料的第二材料。5.根据权利要求1所述的半导体器件，其中，所述第一源极/漏极区域与所述半导体衬底实体接触。6.根据权利要求1所述的半导体器件，其中，所述第一内部间隔件层与所述栅极结构实体接触。7.根据权利要求1所述的半导体器件，其中，所述第一气隙在第二方向上在所述第一源极/漏极区域和所述栅极结构之间，所述...

【专利技术属性】
技术研发人员：林文凯，张哲豪，卢永诚，徐志安，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：