【技术实现步骤摘要】
一种3D无结增强型浮栅存储器及其制备方法
[0001]本专利技术涉及一种3D无结增强型浮栅存储器阵列及其制备方法，属于非挥发性存储器
技术介绍
[0002]随着大数据和云计算时代的到来，新一代低功耗、高密度闪存器件的需求已经成为当前信息社会重要的硬件基础，虽然通过缩小半导体存储器工艺尺寸可以提高其集成密度，但是当前的CMOS工艺技术已经接近其物理极限，进一步的缩小将面临很多技术难题。而3D架构的存储技术打破传统存储器的平面二维概念，从平面向三维方向发展，可以采用大工艺尺寸获得高密度的集成，特别是纳米硅浮栅存储器由于其分立电荷存储的优势，在写入和擦除过程中电荷可以独立存储在彼此分立的纳米硅中，避免了市场上的多晶硅浮栅存储器面临的问题“一处漏电，全体漏光”。另外纳米硅浮栅存储器的隧穿层较薄，可以在较小的工作电压下完成写入和擦除的工作，实现低功耗，截止目前为止，关于无结的3D架构浮栅存储器应用还未见报道。近年来南京大学在无结增强型纳米硅浮栅存储器方面取得较快的研究进展，针对平面架构的纳米硅浮栅存储器进行了深入研究，当前计...
【技术保护点】
【技术特征摘要】
1.一种3D无结增强型浮栅存储器，属于非挥发性存储器技术领域。其特征在于：还包括附着在氧化硅圆柱侧壁上的非晶Si沟道，所述非晶硅沟道的上下两端作为浮栅存储器的源漏电极，以及环绕在非晶硅侧壁的纳米硅浮栅层，所述纳米硅浮栅由隧穿层、纳米硅层和高K介质控制层组成，在控制层表面沉积金属层，形成栅电极。2.根据权利要求1所述的3D无结增强型浮栅存储器阵列，其特征在于：所述无结增强型浮栅存储器阵列单元的非晶硅沟道可通过PECVD技术沉积，环形非晶硅沟道的周长为100纳米，无需进行离子注入就可以为纳米硅浮栅存储器提供耗尽型沟道。3.根据权利要求2所述的无结增强型浮栅存储器阵列，其特征在于：非晶硅沟道的厚度为100纳米，纳米硅尺寸为3纳米，高K控制层的厚度为30纳米。4.根据权利要求1所述的3D无结增强型浮栅存储器阵列制备方法，其特征在于包括以下制备步骤：第一步、构筑无结增强型非晶硅沟道1.1在氧化硅表面旋涂光刻胶，曝光显影后在单晶硅表面获得圆形光刻胶，以光刻胶为掩膜对单晶硅进行刻蚀，获得单晶硅柱。1.2采用PECVD技术在单晶硅柱表面沉积200纳米的氧化硅层，作为隔离层，包裹氧化层的纳米柱的周长为100纳米。1.3采用PECVD技术在氧化硅表面沉积100纳米的非晶硅层，接着在非晶硅表面沉积300纳米的氧化硅层，利用各向异性刻蚀技术把纳米柱顶部和侧壁的氧化硅层去掉，露出非晶硅层，只保留纳米柱底部的氧化硅层。第二步、构筑无结增强型纳米硅浮栅存储层和控制层2.1在非晶硅表面沉积氧化硅隧穿层和纳米硅层，采用PECVD沉积技术在最上层纳米硅表面沉积氮化硅控制层，最后在氮化硅控制层表面沉积金属铝。2.2在硅基片表面旋涂光刻胶，采用无掩膜技术进行曝光显影，获得覆盖纳米硅浮栅存储器单元表面的圆形光刻胶，以光刻胶为掩膜板，采用ICP刻蚀技术把彼此相连的纳米硅浮栅存储层刻断，刻蚀深度达到隧穿层与底部氧化硅层的交界处，获得彼此独立开来的纳米硅浮栅存储器单元。2.3在彼此分离的纳米硅浮栅存储器单元表面沉积300纳米的氧化硅，采用ICP刻蚀技术去除存储器单元顶部的氧化硅层和部分侧壁的氧化硅层，使顶部漏出金属栅。采用ICP刻蚀技术，氯气为气源去除存储器单元顶部的金属栅层和部分侧壁的金属栅层，露出铪铝氧层。在器件表面旋涂光刻胶，采用无掩膜技术曝光显影，获得圆形光刻胶，其尺寸等于单晶硅柱的直径，以圆形光刻胶为掩膜版，把氮化硅控制层、纳米硅层和氧化硅隧穿层刻蚀去除，露出部分非晶硅。在器件表面沉积氧化硅层，采用各向异性刻蚀技术，去除器件顶部的氧化层，在器件表面旋涂光刻胶，采用无掩膜曝光技术，获得...
【专利技术属性】
技术研发人员：马忠元，于心月，朱旭，陈坤基，徐骏，徐岭，李伟，
申请(专利权)人：南京大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。