一种高鲁棒性中压沟槽MOSFET结构及制备方法技术

本发明专利技术涉及一种高鲁棒性中压沟槽MOSFET结构及制备方法。包括以下步骤：提供重掺杂衬底，在重掺杂衬底上形成轻掺杂外延层；在轻掺杂外延层上设置垫氧化层，通过光刻、注入和退火形成终端场环；在垫氧化层上设置硬掩模层，通过光刻、刻蚀形成第一沟槽、第二沟槽；在第一沟槽和第二沟槽内表面覆盖栅氧化层，并填充多晶硅，晶圆表面进行体区注入，并经过退火形成体区；相邻两根沟槽间平台区域进行光刻、源区注入，并经过退火形成源区；在晶圆表面设置隔离介质层，通过光刻和刻蚀形成第三沟槽，向第三沟槽进行离子注入和退火，在第三沟槽和隔离介质层表面设置金属层。可以提高中压沟槽MOSFET的鲁棒性，提升原胞结构和终端结构的抗雪崩冲击能力和耐压稳定性。雪崩冲击能力和耐压稳定性。雪崩冲击能力和耐压稳定性。

【技术实现步骤摘要】
一种高鲁棒性中压沟槽MOSFET结构及制备方法


[0001]本专利技术涉及半导体
，尤其涉及一种高鲁棒性中压沟槽MOSFET结构及制备方法。

技术介绍

[0002]在电力电子和电源管理领域中，金属氧化物半导体场效应管MOSFET被广泛使用，而沟槽型MOSFET是在传统功率晶体管基础上改进发展而来，具备耐压高，电流大、导通电阻低等优点。沟槽型MOSFET主要是采用大量重复的原胞单元排列来实现大电流和降低导通电阻，而终端结构则与耐压和芯片鲁棒性息息相关。
[0003]一般中压沟槽MOSFET在电路中主要是作为开关使用，沟槽型MOSFET的开关速度快，因此对抗雪崩冲击能力要求较高。雪崩测试是检验沟槽MOSFET的鲁棒性的一项重要测试，芯片在使用前都需要测试雪崩能力，耐压也是芯片的一项关键参数。目前的中压沟槽MOSFET(主要是P沟道MOSFET)经过雪崩测试后耐压会有一定程度的降低，影响了芯片的后续应用。
[0004]鉴于此，我们提出一种高鲁棒性中压沟槽MOSFET结构及制备方法。

技术实现思路

[0005]本专利技术的目的在于克服现有技术的不足，以解决现有技术中中压沟槽MOSFET抗雪崩能力不足，耐压回落的技术问题。
[0006]为了实现本专利技术的目的，本专利技术所采用的技术方案如下：
[0007]一种高鲁棒性中压沟槽MOSFET结构，包括：
[0008]重掺杂衬底；
[0009]轻掺杂外延层，所述轻掺杂外延层位于所述重掺杂衬底之上；
[0010]硬掩模层，所述硬掩模层设置在所述轻掺杂外延层之上；
[0011]所述轻掺杂外延层和硬掩模层中设有第一沟槽和第二沟槽，所述第一沟槽和第二沟槽均设有多个；所述第一沟槽和第二沟槽的内表面设有栅氧化层；所述第一沟槽和第二沟槽内填充有多晶硅；
[0012]相邻两根沟槽间平台区域上设有体区，体区上方设有源区；
[0013]晶圆表面设置隔离介质层；
[0014]所述隔离介质层上设有多个第三沟槽，所述隔离介质层表面设置金属层。
[0015]本专利技术还提供一种高鲁棒性中压沟槽MOSFET结构的制备方法，包括以下步骤：
[0016]步骤一、提供P型重掺杂衬底，在所述重掺杂衬底上形成P型轻掺杂外延层；
[0017]步骤二、在所述轻掺杂外延层上设置硬掩模层，通过光刻和刻蚀形成一定数量的第一沟槽、第二沟槽；
[0018]步骤三、在所述第一沟槽和第二沟槽内表面覆盖栅氧化层，并填充多晶硅，晶圆表面进行体区注入，经过退火形成体区；
[0019]步骤四、相邻两根沟槽间平台区域进行源区注入，经过退火形成源区；
[0020]步骤五、在晶圆表面设置隔离介质层，通过光刻和刻蚀形成第三沟槽，在所述第三沟槽进行离子注入和退火，在第三沟槽和隔离介质层表面设置金属层。
[0021]优选地，所述第二沟槽的尺寸和深度要略大于第一沟槽的尺寸和深度。
[0022]优选地，所述步骤五中在位于终端位置的第二沟槽上和隔离介质层上也设置第三沟槽。
[0023]优选地，所述步骤一中光刻过程和步骤五中形成第三沟槽的光刻过程均采用薄胶工艺，提升沟槽尺寸的均匀性；所述步骤五中第三沟槽的离子注入过程采用两步注入。
[0024]一种高鲁棒性中压沟槽MOSFET结构，包括：
[0025]重掺杂衬底；
[0026]轻掺杂外延层，所述轻掺杂外延层位于所述重掺杂衬底之上；
[0027]垫氧化层，所述垫氧化层位于轻掺杂外延层之上；所述轻掺杂外延层上设有终端场环；
[0028]硬掩模层，所述硬掩模层设置在所述垫氧化层之上；
[0029]所述轻掺杂外延层和硬掩模层中设有第一沟槽和第二沟槽，所述第一沟槽和第二沟槽均设有多个；所述第一沟槽和第二沟槽的内表面设有栅氧化层；所述第一沟槽和第二沟槽内填充有多晶硅；
[0030]相邻两根沟槽间平台区域上设有体区，体区上方设有源区；
[0031]晶圆表面设置隔离介质层；
[0032]所述隔离介质层上设有多个第三沟槽，所述隔离介质层表面设置金属层。
[0033]一种高鲁棒性中压沟槽MOSFET结构的制备方法，包括以下步骤：
[0034]步骤一、提供P型重掺杂衬底，在所述重掺杂衬底上形成P型轻掺杂外延层；
[0035]步骤二、在所述轻掺杂外延层上设置垫氧化层，通过光刻、注入和退火形成终端场环；
[0036]步骤三、在所述垫氧化层上设置硬掩模层，通过光刻、刻蚀形成一定数量的第一沟槽、第二沟槽；
[0037]步骤四、在所述第一沟槽和第二沟槽内表面覆盖栅氧化层，并填充多晶硅，晶圆表面进行体区注入，并经过退火形成体区；
[0038]步骤五、相邻两根沟槽间平台区域进行光刻、源区注入，并经过退火形成源区；
[0039]步骤六、在晶圆表面设置隔离介质层，通过光刻和刻蚀形成第三沟槽，向所述第三沟槽进行离子注入和退火，在第三沟槽和隔离介质层表面设置金属层。
[0040]进一步地，所述步骤二中形成的终端场环的深度要大于步骤四中体区的深度。
[0041]进一步地，所述步骤三中光刻过程采用薄胶工艺，提升沟槽尺寸的均匀性。
[0042]进一步地，所述步骤六中在位于终端位置的第一沟槽上和外侧隔离介质层上也设置第三沟槽。
[0043]与现有技术相比，本专利技术的有益效果在于：本专利技术提供一种新的中压沟槽型MOSFET结构及制备方法，以提高中压沟槽MOSFET的鲁棒性，提升原胞结构和终端结构的抗雪崩冲击能力和耐压稳定性。
附图说明
[0044]图1为本专利技术实施例一的中压沟槽MOSFET结构的平面结构示意图；
[0045]图2为本专利技术实施例一的步骤一状态下的中压沟槽MOSFET结构的示意图；
[0046]图3为本专利技术实施例一的步骤二状态下的中压沟槽MOSFET结构的示意图；
[0047]图4为本专利技术实施例一的步骤三状态下的中压沟槽MOSFET结构的示意图；
[0048]图5为本专利技术实施例一的步骤四状态下的中压沟槽MOSFET结构的示意图；
[0049]图6为本专利技术实施例一的步骤五状态下的中压沟槽MOSFET结构的示意图；
[0050]图7为本专利技术实施例一的中压沟槽MOSFET结构中gate区域的结构示意图；
[0051]图8为本专利技术实施例二的中压沟槽MOSFET结构的平面结构示意图；
[0052]图9为本专利技术实施例二的步骤二状态下的中压沟槽MOSFET结构的示意图；
[0053]图10为本专利技术实施例二的步骤三状态下的中压沟槽MOSFET结构的示意图；
[0054]图11为本专利技术实施例二的步骤四状态下的中压沟槽MOSFET结构的示意图；
[0055]图12为本专利技术实施例二的步骤五状态下的中压沟槽MOSFET结构的示意图；
[0056]图13为本专利技术实施例二的步骤六状态下的中压沟槽本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高鲁棒性中压沟槽MOSFET结构，其特征在于，包括：重掺杂衬底；轻掺杂外延层，所述轻掺杂外延层位于所述重掺杂衬底之上；硬掩模层，所述硬掩模层设置在所述轻掺杂外延层之上；所述轻掺杂外延层和硬掩模层中设有第一沟槽和第二沟槽，所述第一沟槽和第二沟槽均设有多个；所述第一沟槽和第二沟槽的内表面设有栅氧化层；所述第一沟槽和第二沟槽内填充有多晶硅；相邻两根沟槽间平台区域上设有体区，体区上方设有源区；晶圆表面设置隔离介质层；所述隔离介质层上设有多个第三沟槽，所述隔离介质层表面设置金属层。2.根据权利要求1所述的一种高鲁棒性中压沟槽MOSFET结构的制备方法，其特征在于，包括以下步骤：步骤一、提供P型重掺杂衬底，在所述重掺杂衬底上形成P型轻掺杂外延层；步骤二、在所述轻掺杂外延层上设置硬掩模层，通过光刻和刻蚀形成一定数量的第一沟槽、第二沟槽；步骤三、在所述第一沟槽和第二沟槽内表面覆盖栅氧化层，并填充多晶硅，晶圆表面进行体区注入，经过退火形成体区；步骤四、相邻两根沟槽间平台区域进行源区注入，经过退火形成源区；步骤五、在晶圆表面设置隔离介质层，通过光刻和刻蚀形成第三沟槽，在所述第三沟槽进行离子注入和退火，在第三沟槽和隔离介质层表面设置金属层。3.根据权利要求2所述的一种高鲁棒性中压沟槽MOSFET结构的制备方法，其特征在于：所述第二沟槽的尺寸和深度要略大于第一沟槽的尺寸和深度。4.根据权利要求2所述的一种高鲁棒性中压沟槽MOSFET结构的制备方法，其特征在于：所述步骤五中在位于终端位置的第二沟槽上和隔离介质层上也设置第三沟槽。5.根据权利要求2所述的一种高鲁棒性中压沟槽MOSFET结构的制备方法，其特征在于：所述步骤一中光刻过程和步骤五中形成第三沟槽的光刻过程均采用薄胶工艺；所述步骤五中第三沟槽的离子注入过程采用两步注入。6.一种高鲁棒性中压沟槽MOSFET结构，其特征在于，...

【专利技术属性】
技术研发人员：陈铭阳，陈志阳，杨超，徐彩云，丁浩宸，
申请(专利权)人：无锡惠芯半导体有限公司，
类型：发明
国别省市：