一种浅槽MOSFET的器件结构及其制造方法技术

本发明专利技术公开了一种浅槽MOSFET的器件结构及其制造方法，属于半导体集成电路制造技术领域，包括N型衬底；位于衬底上方的N型外延层，形成于N型外延层中并填充多晶硅的沟槽；位于沟槽两侧外延层中的Source区；位于Source区上方到外延层表面的Body区域；位于外延层上方的氧化隔离层；穿过氧化隔离层的N+接触孔和N+金属层；穿过氧化隔离层的栅极接触孔和栅极金属；位于金属层上方的钝化保护层。结构清晰，性能优越，实现方法简单，可以有效降低栅源漏电并避免栅源失效，提升沟槽Mosfet的栅源耐压能力。力。力。

【技术实现步骤摘要】
一种浅槽MOSFET的器件结构及其制造方法


[0001]本专利技术属于半导体集成电路制造
，具体是一种浅槽MOSFET的平坦化处理方法。

技术介绍

[0002]硅基Mosfet目前是非常广泛的中低功率应用中的关键组件。在2022年，其市场价值80亿美元，且还在以3.8％的比例逐年增加，这就意味着到2026年，MOSFET市场规模将达到接近100亿美元的关口。其中大部分收入来自消费者和汽车市场。
[0003]作为该器件的核心部分，Mos栅极的工作原理就是通过控制MOS的势阱——使栅绝缘层的下方半导体表面产生反型层(导电沟道)来实现的。使反型层产生或者消失时的栅极电压，我们一般称之为阈值电压或开启电压Vth。栅极电压可以认为是MOS器件的一个开关，而衡量这个开关的性能，业界都是以一定栅源电压下的栅源漏电流来判断。在芯片制造过程中，随着各种各样的工艺层被刻蚀成图形，芯片表面变得高低不平。而这样的表面会影响后续的图形化加工工艺，严重的还会引起器件漏电增大和失效。

技术实现思路

[0004]专利技术目的：一种浅槽MOSFET的器件结构及其，以解决现有技术存在的上述问题。
[0005]技术方案：一种浅槽MOSFET的器件结构，包括终端区和元胞区，所述终端区和元胞区结构相同，分别包括N型衬底，设置在所述N型衬底上的N型外延层，设置在所述N型外延层上的沟槽；
[0006]所述沟槽通过沟槽光刻而成；
[0007]设置在所述沟槽表面的氧化层，所述沟槽内填多晶硅；
[0008]其特征在于：设置在所述多晶硅上旋涂或淀积一层有机薄膜，设置在所述N型外延层上的Body区域，设置在所述Body区域上方的并且通过在所述Body区域注入N型离子并退火形成的Source区，淀积在所述Source区上方的氧化隔离层，淀积在所述氧化隔离层上层的金属层，淀积在所述金属层上方的钝化层。
[0009]在进一步实施例中，还设置有栅极接触孔和源极接触孔。
[0010]在进一步实施例中，所述机薄膜厚度800～1200A。
[0011]在进一步实施例中，所述沟槽穿过所述Body区域，底部位于所述N型外延层上。
[0012]在进一步实施例中，所述氧化层的厚度范围150A～350A。
[0013]在进一步实施例中，所述栅极接触孔和源极接触孔结构相同；
[0014]所述栅极接触孔和源极接触孔刻蚀为圆台型。
[0015]在进一步实施例中，一种浅槽MOSFET的器件结构的制造方法，包括如下步骤；
[0016]步骤1、选取N型衬底,在衬底上形成N型外延层，通过沟槽光刻，在外延层内部形成沟槽；
[0017]步骤2、通过热氧化工艺，在沟槽表面形成氧化层；
[0018]步骤3、在沟槽内部及外延层表面填充多晶硅；
[0019]步骤4、在多晶硅表面旋涂或淀积一层有机薄膜；
[0020]步骤5、将所述机薄膜和所述多晶硅一起刻蚀，直至所述外延层表面的多晶硅刻蚀干净；
[0021]步骤6、通过对外延层注入P型离子并退火形成Body区域；
[0022]步骤7、通过源区光刻，在Body区上方注入N型离子并退火形成Source区；
[0023]步骤8、通过淀积氧化隔离层和CT光刻，形成栅和源接触孔；
[0024]步骤9、通过淀积金属层和对金属层进行光刻，形成栅电极和源电极；
[0025]步骤10、通过淀积钝化层和钝化光刻，进而保护芯片内部电路。
[0026]在进一步实施例中，所述步骤4进一步为，通过旋涂设备进行作业。
[0027]在进一步实施例中，所述Body区域注入P型离子。
[0028]在进一步实施例中，所述Source区注入N型离子。
[0029]有益效果：本专利技术公开了一种浅槽MOSFET的器件结构及其制造方法，包括N型衬底；位于衬底上方的N型外延层，形成于N型外延层中并填充多晶硅的沟槽；位于沟槽两侧外延层中的Source区；位于Source区上方到外延层表面的Body区域；位于外延层上方的氧化隔离层；穿过氧化隔离层的N+接触孔和N+金属层；穿过氧化隔离层的栅极接触孔和栅极金属；位于金属层上方的钝化保护层。结构清晰，性能优越，实现方法简单，可以有效降低栅源漏电并避免栅源失效，提升沟槽Mosfet的栅源耐压能力。
附图说明
[0030]图1为本专利技术的结构剖面图；
[0031]图2为本专利技术的传统结构的剖面图1；
[0032]图3为本专利技术的传统结构的剖面图2；
[0033]图4为本专利技术的结构剖面图1；
[0034]图5为本专利技术的结构剖面图2；
[0035]图6为本专利技术的元胞区的剖面图；
[0036]图7为本专利技术的终端区的剖面图。
[0037]附图说明：101、N型衬底；102、N型外延层；103、Body区域；104、Source区；105、氧化隔离层；106、金属层；107、钝化层；200、沟槽；201、氧化层；202、多晶硅；203、接触孔。
具体实施方式
[0038]在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术实施例中可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术实施例中发生混淆，对于本领域公知的一些技术特征未进行描述。
[0039]在本专利技术的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。
[0040]下面通过实施例，并结合附图对本方案做进一步具体说明。
[0041]一种浅槽MOSFET的器件结构，包括包括终端区和元胞区，所述终端区和元胞区结构相同，包括N型衬底101，设置在所述N型衬底101上的N型外延层102，设置在所述N型外延层102上的沟槽200；所述沟槽200通过沟槽200光刻而成；设置在所述沟槽200表面的氧化层201，所述沟槽200内填多晶硅202；设置在所述多晶硅202上旋涂或淀积一层有机薄膜，设置在所述N型外延层102上的Body区域103，设置在所述Body区域103上方的并且通过在所述Body区域103注入N型离子并退火形成的Source区104，淀积在所述Source区104上方的氧化隔离层105，淀积在所述氧化隔离层105上层的金属层106，淀积在所述金属层106上方的钝化层107。
[0042]具体的，还设置有栅极接触孔和源极接触孔。
[0043]具体的，所述机薄膜厚度800～1200A。
[0044]具体的，所述沟槽200穿过所述Body区域103，底部位于所述N型外延层102上。
[0045]具体本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种浅槽MOSFET的器件结构，包括终端区和元胞区，所述终端区和元胞区结构相同，分别包括N型衬底，设置在所述N型衬底上的N型外延层，设置在所述N型外延层上的沟槽；所述沟槽通过沟槽光刻而成；设置在所述沟槽表面的氧化层，所述沟槽内填多晶硅；其特征在于：设置在所述多晶硅上旋涂或淀积一层有机薄膜，设置在所述N型外延层上的Body区域，设置在所述Body区域上方的并且通过在所述Body区域注入N型离子并退火形成的Source区，淀积在所述Source区上方的氧化隔离层，淀积在所述氧化隔离层上层的金属层，淀积在所述金属层上方的钝化层。2.根据权利要求1所述的一种浅槽MOSFET的器件结构，其特征在于：还设置有栅极接触孔和源极接触孔。3.根据权利要求1所述的一种浅槽MOSFET的器件结构，其特征在于：所述机薄膜厚度800～1200A。4.根据权利要求1所述的一种浅槽MOSFET的器件结构，其特征在于：所述沟槽穿过所述Body区域，底部位于所述N型外延层上。5.根据权利要求1所述的一种浅槽MOSFET的器件结构，其特征在于：所述氧化层的厚度范围150A～350A。6.根据权利要求2所述的一种浅槽MOSFET的器件结构，其特征在于：所述栅极接触孔和源极接触孔结构相同；所述栅极...

【专利技术属性】
技术研发人员：杨超，陈铭阳，陈志阳，徐彩云，丁浩宸，
申请(专利权)人：无锡惠芯半导体有限公司，
类型：发明
国别省市：