高频MOSFET半桥智能功率模块制造技术

本发明专利技术是一种高频MOSFET半桥智能功率模块，包括模块总封装体，模块总封装体内封装有第一封装基板、第二封装基板、第三封装基板、焊接在第一封装基板上的高频半桥栅驱动电路、焊接在第二封装基板上的X个低侧功率MOSFET晶体管和焊接在第三封装基板上的X个高侧功率MOSFET晶体管。本发明专利技术从封装结构和驱动电路两个角度作出了优化。封装方面，将功率MOSFET晶体管栅极电阻外置，并且采用无引脚和免PCB板设计，提高使用灵活性。驱动电路方面，为提高开关频率采用了片上电荷泵提供高侧电源HB；为解决频率提高可能带来的EMI干扰增大问题，提供了低EMI的振荡器产生电路。本发明专利技术可以广泛应用于各类高功率密度电力电子系统中，特别是频率要求更高的宽禁带功率器件的应用模块。率要求更高的宽禁带功率器件的应用模块。率要求更高的宽禁带功率器件的应用模块。

【技术实现步骤摘要】
高频MOSFET半桥智能功率模块


[0001]本专利技术涉及一种用于电力电子系统的高频MOSFET半桥智能功率模块，属于功率半导体


技术介绍

[0002]进入21世纪以来，在智能电网、移动通信以及新能源汽车等新兴产业的牵引下，电力电子应用系统要求进一步提高系统的效率、小型化和增加功能，特别要求电路应用在尺寸、质量、功率和效率之间的权衡，比如服务器电源管理、电池充电器和太阳能电场的微逆变器。上述应用要求电力电子系统在设计效率>95％的同时，还具有高的功率密度(>500W/in3，即30.5W/cm3)、高比功率(10kW/磅,22kW/kg)和高总负载点(>1000W)。采用封装集成技术将功率器件及控制芯片进行封装集成，形成功率模块是一种非常符合发展趋势的产品路线，目前获得了越来越多的应用。
[0003]智能功率模块IPM(Intelligent Power Module)不仅把功率开关器件MOSFET和驱动电路集成在一起，而且还具有欠电压、过电流和过热等故障检测、保护功能，并可将错误信号输出至CPU。因此在系统发生负载事故或使用不当情况下，也可以保证IPM自身不受损坏。IPM以其高可靠性、低损耗、低开发成本正赢得越来越大的市场，尤其适合于驱动电机的变频器和各种逆变电源。它是变频调速，冶金机械，电力牵引，伺服驱动，变频家电的一种非常理想的电力电子器件。
[0004]IPM发展至今，其体积在缩小，芯片损耗正在逐步减小，功能越来越完善。但与传统分立模块相比，IPM大多采用专用驱动芯片配以合适门极电阻一体式封装入模块之中，驱动芯片的固有触发工作特性及一体化封装的门极电阻无法随意改变。随着整机系统小型化要求带来的系统高频化趋势，IPM内部需要进行一系列优化以满足需求。本专利技术尝试从封装结构和驱动芯片两个角度同时优化，提出了一种适宜于高频开关应用的高频MOSFET半桥智能功率模块。
[0005]封装方面，传统IPM采用铜引线框架为载体，在引线框架上焊接功率芯片，为了减小模块体积甚至采用内嵌PCB板的方式来实现驱动IC的走线。在制造成本及工艺难度上分析，引线框架冲压难度大，加工成本高，且实际生产上只能采用点胶焊片，工艺效率低；由于采用双列插脚安装，引线长度太长带来比较大的寄生电容，另外在模块组装过程中很难实现自动化焊接。

技术实现思路

[0006]本专利技术的目的是克服现有技术中存在的不足，提供一种高频MOSFET半桥智能功率模块。本专利技术提供的IPM结构能够实现了无引脚和免PCB板设计，减小了寄生电感影响，同时便于智能功率模块实现自动化焊接，提高生产效率。驱动芯片方面，本专利技术针对现有半桥栅驱动电路存在的速度瓶颈，提供一种低延时高速高侧驱动电路，采用片上电荷泵提供高侧电源HB；此外，为解决频率提高可能带来的EMI干扰增大问题，本专利技术提供了一种低EMI的振
荡器产生电路；所提供的半桥栅驱动电路具有高频低EMI特性。
[0007]按照本专利技术提供的高频MOSFET半桥智能功率模块，包括模块总封装体，模块总封装体设置有VCC端口、HIN端口、LIN端口、COM端口、HO端口、LO端口、OUT端口、VH端口、GH端口、VSS端口、GL端口，其特征是，所述模块总封装体内封装有第一封装基板、第二封装基板、第三封装基板、焊接在第一封装基板上的高频半桥栅驱动电路、焊接在第二封装基板上的X个低侧功率MOSFET晶体管ML1～MLX和焊接在第三封装基板上的X个高侧功率MOSFET晶体管MH1～MHX，X为任意正整数；所述X个低侧功率MOSFET晶体管ML1～MLX的所有参数完全一致，所述X个高侧功率MOSFET晶体管MH1～MHX的所有参数完全一致；
[0008]所述高频半桥栅驱动电路的电源VCC端口连接到高频MOSFET半桥智能功率模块的VCC端口，所述高频半桥栅驱动电路的差分输入HIN端口连接到高频MOSFET半桥智能功率模块的HIN端口，所述高频半桥栅驱动电路的差分输入LIN端口连接到高频MOSFET半桥智能功率模块的LIN端口；所述高频半桥栅驱动电路的低压地COM端口连接到高频MOSFET半桥智能功率模块的COM端口，所述高频半桥栅驱动电路的HO端口连接到高频MOSFET半桥智能功率模块的高侧输出HO端口，所述高频半桥栅驱动电路的低侧输出LO端口连接到高频MOSFET半桥智能功率模块的LO端口，所述高频半桥栅驱动电路的输出SW端口连接到高频MOSFET半桥智能功率模块的OUT端口；所述高频MOSFET半桥智能功率模块的OUT端口还同时连接到X个高侧功率MOSFET晶体管MH1～MHX的所有源极和X个低侧功率MOSFET晶体管ML1～MLX的所有漏极；
[0009]所述X个高侧功率MOSFET晶体管MH1～MHX的所有漏极全部同时连接到高频MOSFET半桥智能功率模块的VH端口，所述X个高侧功率MOSFET晶体管MH1～MHX的所有栅极全部同时连接到高频MOSFET半桥智能功率模块的GH端口；所述X个低侧功率MOSFET晶体管ML1～MLX的所有源极全部同时连接到高频MOSFET半桥智能功率模块的VSS端口，所述X个低侧功率MOSFET晶体管ML1～MLX的所有栅极全部同时连接到高频MOSFET半桥智能功率模块的GL端口。
[0010]进一步的，所述高频半桥栅驱动电路包括：输入接收电路、死区时间产生电路、低侧延时电路、低侧输出驱动电路、抖频振荡器电路、电荷泵电路、低延时高压电平移位电路和高侧输出驱动电路,低压数字输入信号HI和HI首先进入输入接收电路进行信号电平判别和逻辑电平高压转换，分别得到中压信号H和L连接到死区时间产生电路的输入端；死区时间产生电路根据中压信号H得到高侧差分输入数据HIP和HIN连接到低延时高压电平移位电路，死区时间产生电路根据中压信号L得到低侧差分输入数据LIP和LIN连接到低侧延时电路；高侧差分输入数据HIP和HIN进入低延时高压电平移位电路得到低电位浮动的高侧驱动数据DinH，DinH连接到高侧输出驱动电路，经驱动放大得到具有较大驱动能力的高侧输出信号HO；低侧差分输入数据LIP和LIN进入低侧延时电路得到低侧驱动数据DinL，连接到低侧输出驱动电路，经驱动放大得到具有较大驱动能力的低侧输出信号LO；所述输入接收电路、死区时间产生电路、低侧延时电路、低侧输出驱动电路、抖频振荡器电路、电荷泵电路的电源电压均为VCC，抖频振荡器电路产生互补时钟CLK和CLKB，提供给电荷泵电路产生高侧电源Hb，高侧电源Hb与浮动地SW之间的电压差为VCC，作为高侧输出驱动电路的电源电压；所述低侧输出驱动电路和高侧输出驱动电路为电路结构相同的高效率输出驱动电路，它们的驱动能力受控制信号Dctrl控制；所述低延时高压电平移位电路需要同时使用低压地COM
和浮动地SW两组地电位，所述高侧输出驱动电路只需要使用浮动地SW，输入接收电路、死区时间产生电路、低侧延时电路和低侧输出驱动电路共同使用低压地COM。
[0011]进一步的，所述抖频振荡器电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.高频MOSFET半桥智能功率模块，包括模块总封装体(200)，模块总封装体(200)设置有VCC端口、HIN端口、LIN端口、COM端口、HO端口、LO端口、OUT端口、VH端口、GH端口、VSS端口、GL端口，其特征是，所述模块总封装体(200)内封装有第一封装基板(201)、第二封装基板(202)、第三封装基板(203)、焊接在第一封装基板(201)上的高频半桥栅驱动电路(204)、焊接在第二封装基板(202)上的X个低侧功率MOSFET晶体管ML1～MLX和焊接在第三封装基板(203)上的X个高侧功率MOSFET晶体管MH1～MHX，X为任意正整数；所述X个低侧功率MOSFET晶体管ML1～MLX的所有参数完全一致，所述X个高侧功率MOSFET晶体管MH1～MHX的所有参数完全一致；所述高频半桥栅驱动电路(204)的电源VCC端口连接到高频MOSFET半桥智能功率模块的VCC端口，所述高频半桥栅驱动电路(204)的差分输入HIN端口连接到高频MOSFET半桥智能功率模块的HIN端口，所述高频半桥栅驱动电路(204)的差分输入LIN端口连接到高频MOSFET半桥智能功率模块的LIN端口；所述高频半桥栅驱动电路(204)的低压地COM端口连接到高频MOSFET半桥智能功率模块的COM端口，所述高频半桥栅驱动电路(204)的HO端口连接到高频MOSFET半桥智能功率模块的高侧输出HO端口，所述高频半桥栅驱动电路(204)的低侧输出LO端口连接到高频MOSFET半桥智能功率模块的LO端口，所述高频半桥栅驱动电路(204)的输出SW端口连接到高频MOSFET半桥智能功率模块的OUT端口；所述高频MOSFET半桥智能功率模块的OUT端口还同时连接到X个高侧功率MOSFET晶体管MH1～MHX的所有源极和X个低侧功率MOSFET晶体管ML1～MLX的所有漏极；所述X个高侧功率MOSFET晶体管MH1～MHX的所有漏极全部同时连接到高频MOSFET半桥智能功率模块的VH端口，所述X个高侧功率MOSFET晶体管MH1～MHX的所有栅极全部同时连接到高频MOSFET半桥智能功率模块的GH端口；所述X个低侧功率MOSFET晶体管ML1～MLX的所有源极全部同时连接到高频MOSFET半桥智能功率模块的VSS端口，所述X个低侧功率MOSFET晶体管ML1～MLX的所有栅极全部同时连接到高频MOSFET半桥智能功率模块的GL端口。2.根据权利要求1所述的高频MOSFET半桥智能功率模块，其特征是，所述高频半桥栅驱动电路(204)包括：输入接收电路(1)、死区时间产生电路(2)、低侧延时电路(3)、低侧输出驱动电路(4)、抖频振荡器电路(5)、电荷泵电路(6)、低延时高压电平移位电路(7)和高侧输出驱动电路(8),低压数字输入信号HI和HI首先进入输入接收电路(1)进行信号电平判别和逻辑电平高压转换，分别得到中压信号H和L连接到死区时间产生电路(2)的输入端；死区时间产生电路(2)根据中压信号H得到高侧差分输入数据HIP和HIN连接到低延时高压电平移位电路(7)，死区时间产生电路(2)根据中压信号L得到低侧差分输入数据LIP和LIN连接到低侧延时电路(3)；高侧差分输入数据HIP和HIN进入低延时高压电平移位电路(7)得到低电位浮动的高侧驱动数据DinH，DinH连接到高侧输出驱动电路(8)，经驱动放大得到具有较大驱动能力的高侧输出信号HO；低侧差分输入数据LIP和LIN进入低侧延时电路(3)得到低侧驱动数据DinL，连接到低侧输出驱动电路(4)，经驱动放大得到具有较大驱动能力的低侧输出信号LO；所述输入接收电路(1)、死区时间产生电路(2)、低侧延时电路(3)、低侧输出驱动电路(4)、抖频振荡器电路(5)、电荷泵电路(6)的电源电压均为VCC，抖频振荡器电路(5)产生互补时钟CLK和CLKB，提供给电荷泵电路(6)产生高侧电源Hb，高侧电源Hb与浮动地SW之间的电压差为VCC，作为高侧输出驱动电路(8)的电源电压；所述低侧输出驱动电路(4)和高
侧输出驱动电路(8)为电路结构相同的高效率输出驱动电路，它们的驱动能力受控制信号Dctrl控制；所述低延时高压电平移位电路(7)需要同时使用低压地COM和浮动地SW两组地电位，所述高侧输出驱动电路(8)只需要使用浮动地SW，输入接收电路(1)、死区时间产生电路(2)、低侧延时电路(3)和低侧输出驱动电路(4)共同使用低压地COM。3.根据权利要求2所述的高频MOSFET半桥智能功率模块，其特征是，所述抖频振荡器电路(5)包括：伪随机调制电源电路(60)和伪随机时钟产生及缓冲输出电路(61)，伪随机调制电源电路(60)根据反馈时钟CK_fb产生伪随机时钟电源电压VCC_DITH输出给伪随机时钟产生及缓冲输出电路(61)，伪随机时钟产生及缓冲输出电路(61)根据伪随机时钟电源电压VCC_DITH产生输出时钟CK、输出时钟CKN和反馈时钟CK_fb，其中反馈时钟CK_fb连接到伪随机调制电源电路(60)的输入端。4.根据权利要求3所述的高频MOSFET半桥智能功率模块，其特征是，所述伪随机调制电源电路(60)包括：由PMOS管M601、PMOS管M602、PMOS管M605、PMOS管M606、NMOS管M608、NMOS管M609、NMOS管M610、电阻R61和电容C61构成的两级误差放大器，所述两级误差放大器的第一差分输入端为PMOS管M605的栅极，所述两级误差放大器的第二差分输入端为PMOS管M606的栅极，所述两级误差放大器的放大输出端连接PMOS管M602的漏极和NMOS管M610的漏极；PMOS管M601漏极连接PMOS管M605源极、PMOS管M606源极，PMOS管M605漏极连接NMOS管M608漏极、NMOS管M608栅极、NMOS管M609栅极，PMOS管M606漏极连接NMOS管M609漏极、电阻R61上端、NMOS管M610栅极，电阻R61下端连接电容C61上端；电容C61下端、NMOS管M608源极、NMOS管M609源极、NMOS管M610源极均接地电压GND；由PMOS管M603、PMOS管M611、电阻R63和电容C62构成的跟随缓冲器；所述跟随缓冲器的信号输入端为PMOS管M611的栅极，连接两级误差放大器的放大输出端；所述跟随缓冲器的信号输出端即为伪随机时钟电源电压VCC_DITH，并同时连接PMOS管M611的源极、PMOS管M603的漏极和电容C62的上端；电容C62下端、PMOS管M611漏极均接地电压GND；电阻R63上端连接PMOS管M603漏极；由PMOS管M600、PMOS管M621、NMOS管M622、电阻R621、电阻R622和电容C621构成的反馈时钟检测电路；所述反馈时钟检测电路的输入端CK_fb连接到PMOS管M621的栅极和NMOS管M622的栅极；所述反馈时钟检测电路的输出端为时钟反馈电压Vckfb，连接到电阻R621的下端、电阻R622的上端、PMOS管M621的源极和所述两级误差放大器的第一差分输入端；PMOS管M621的漏极和NMOS管M622的漏极相连，并连接到电容C621的上端；电阻R621的上端连接到PMOS管M600的漏极；NMOS管M622的源极、电容C621的下端和电阻R622的下端均接地电压GND；由PMOS管M630、电阻R630、N个串联电阻、N个NMOS管和伪随机码产生电路构成的抖频参考电压产生电路；所述抖频参考电压产生电路的基准电压输入端Vref为PMOS管M630栅极，抖频参考电压产生电路的抖频参考电压Vrdith输出端连接电阻R630的下端和N个串联电阻组成的电阻串的上端；PMOS管M630漏极连接电阻R630上端，N个串联电阻中每个电阻的上端和下端分别对应连接N个NMOS管的漏极和源极，N个NMOS管的栅极分别连接伪随机码产生电路输出的伪随机码P1～PN；N个串联电阻组成的电阻串的最下端接地电压GND；上述PMOS管M600栅极、PMOS管M601栅极、PMOS管M602栅极、PMOS管M603栅极均接偏置电压；PMOS管M630源极、PMOS管M600源极、PMOS管M601源极、PMOS管M602源极、PMOS管M603源极
均接电源VCC；N＝2
K
，K为任意正整数；所述抖频参考电压产生电路产生的抖频参考电压Vrdith连接到所述两级误差放大器的第二差分输入端，所述反馈时钟检测电路的时钟反馈电压Vckfb连接到所述两级误差放大器的第一差分输入端，所述两级误差放大器的放大输出端连接到所述跟随缓冲器的信号输入端，所述跟随缓冲器的信号输出端即为伪随机时钟电源电压VCC_DITH。5.根据权利要求4所述的高频MOSFET半桥智能功率模块，其特征是，所述抖频参考电压产生电路产生的抖频参考电压Vrdith由电阻R630和N个串联电阻组成的电阻串总电阻分压得到；N个串联电阻中任意两个电阻的阻值均不相同，且N个...

【专利技术属性】
技术研发人员：丁浩宸，杨超，陈志阳，徐彩云，
申请(专利权)人：无锡惠芯半导体有限公司，
类型：发明
国别省市：