形成封装组件的方法和封装组件器件技术

一种形成封装组件的方法包括在多个金属焊盘上方形成第一聚合物层，以及图案化第一聚合物层以在第一聚合物层中形成多个开口。多个金属焊盘通过多个开口暴露。在多个开口中形成多个导电通孔。在多个导电通孔上方并且接触多个导电通孔形成多个导电焊盘。多个导电焊盘中的导电焊盘相对于在导电焊盘的正下面的并且与导电焊盘物理接触的导电通孔横向偏移。形成第二聚合物层以覆盖多个导电焊盘并且与多个导电焊盘物理接触。根据本申请的其他实施例，还提供了封装组件器件。还提供了封装组件器件。还提供了封装组件器件。

【技术实现步骤摘要】
形成封装组件的方法和封装组件器件


[0001]本申请的实施例涉及形成封装组件的方法和封装组件器件。

技术介绍

[0002]在集成电路的形成中，诸如晶体管的集成电路器件在晶圆中的半导体衬底的表面处形成。然后互连结构在集成电路器件的上方形成。金属焊盘形成在互连结构上方并且电连接到互连结构。钝化层和聚合物层形成在金属焊盘上方，金属焊盘通过钝化层和聚合物层中的开口暴露。电连接件形成在晶圆的表面上。然后可以将晶圆锯切成管芯。

技术实现思路

[0003]根据本申请的实施例，提供了一种形成封装组件的方法，包括：在多个金属焊盘上方形成第一聚合物层；图案化第一聚合物层以在第一聚合物层中形成多个开口，其中多个金属焊盘通过多个开口暴露；在多个开口中形成多个导电通孔，以及在多个导电通孔上方形成接触多个导电通孔的多个导电焊盘，其中多个导电焊盘中的导电焊盘从在导电焊盘的正下面的并且与导电焊盘物理接触的导电通孔横向偏移；以及形成覆盖并且物理接触多个导电焊盘的第二聚合物层。
[0004]根据本申请的另一个实施例，提供了一种封装组件器件，包括：多个金属焊盘；在多个金属焊盘上方的第一聚合物层；延伸到第一聚合物层中以接触多个金属焊盘的多个导电通孔；在多个导电通孔上方并且接触多个导电通孔的多个导电焊盘，其中多个导电焊盘相对于多个导电通孔中的相应的下面的导电通孔横向偏移；以及在多个导电焊盘上方并且接触多个导电焊盘的第二聚合物层。
[0005]根据本申请的又一个实施例，提供了一种封装组件器件，包括：多个金属焊盘；在多个金属焊盘上方的第一介电层；延伸到第一介电层中以接触多个金属焊盘的多个导电通孔；在多个导电通孔上方并且接触多个导电通孔的多个导电焊盘，其中多个导电焊盘形成阵列，并且其中多个导电焊盘的第一中心相对于多个导电通孔中的相应的下面的导电通孔的第二中心横向偏移；以及在多个导电焊盘上方并且接触多个导电焊盘的电连接件。
[0006]本申请的实施例涉及偏移接触焊盘以降低应力。
附图说明
[0007]当与附图一起阅读时，从以下详细描述可以最好地理解本公开的各方面。值得注意的是，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0008]图1
‑
图10示出了根据一些实施例的在封装件的形成中的中间阶段的截面图。
[0009]图11A、图11B、图11C、图11D、图11E和图11F示出了根据一些实施例的一些通孔和导电焊盘的俯视图。
[0010]图12至图15示出了根据一些实施例的封装组件中的通孔和导电焊盘的俯视图。
[0011]图16示出了根据一些实施例的用于形成封装件的工艺流程。
具体实施方式
[0012]以下公开内容提供了许多用于实施本专利技术的不同部件的不同实施例或实例。下面描述了组件和布置的具体实例以简化本公开。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。另外，本公开可以在各个实例中重复参考数字和/或字母。该重复是出于简化和清楚的目的，其本身并不指示所讨论的各种实施例和/或配置之间的关系。
[0013]此外，在此可以使用诸如“下面的”、“在
…
下面”、“下部的”、“上面的”、“上部的”等空间相对术语，以容易地描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
[0014]根据一些实施例，提供了封装组件及其形成方法。封装组件包括通孔和在通孔上方并接触通孔的导电焊盘。通孔和导电焊盘可以在聚合物层中。导电焊盘从通孔横向偏移(垂直未对准)，因此在通孔一侧的导电焊盘比在通孔的相对侧的导电焊盘大。随着导电焊盘从通孔横向偏移，施加在导电焊盘和通孔上的以及附近介电层上的应力可以被释放。本文讨论的实施例是为了提供实例以实现或使用本公开的主题，并且本领域普通技术人员将容易理解在保持在不同实施例的预期范围内的同时可以进行的修改。在各个视图和说明性实施例中，相同的附图标记用于表示相同的元件。尽管可以将方法实施例讨论为以特定顺序执行，但是其他方法实施例可以以任何逻辑顺序执行。
[0015]图1至图10示出了根据本公开的一些实施例的在封装件的形成中的中间阶段的截面图。相应的工艺也示意性地反映在如图16所示的工艺流程200中。应当理解，虽然作为实例讨论了其中的器件晶圆和器件管芯，但是本公开的实施例也可以应用于其他器件(封装组件)中的导电焊盘和通孔的形成，其他器件(封装组件)包括但不限于封装衬底、中介层、封装件等。
[0016]图1示出了集成电路器件20的截面图。根据一些实施例，器件20是或包括器件晶圆，该器件晶圆包括有源器件和可能的无源器件，它们被表示为集成电路器件26。器件20可以包括其中的多个芯片22，其中示出了芯片22中的一个。根据本公开的可选实施例，器件20是中介层晶圆，中介层晶圆没有有源器件，并且可以包括或可以不包括无源器件。根据本公开的又一可选实施例，器件20是或包括封装衬底条，该封装衬底条包括无芯封装衬底或其中具有芯的有芯封装衬底。在随后的讨论中，将器件晶圆用作器件20的实例，并且器件20相应地被称为晶圆20。
[0017]根据一些实施例，晶圆20包括半导体衬底24和形成在半导体衬底24的顶面处的部件。半导体衬底24可以由以下材料形成或包括以下材料：晶体硅、晶体锗、硅锗、碳掺杂的硅或III
‑
V化合物半导体，诸如GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP等。半导体衬底24也可以是体半导体衬底或绝缘体上半导体(SOI)衬底。可以在半导体衬底24中形成浅沟
槽隔离(STI)区域(未示出)以隔离半导体衬底24中的有源区域。尽管未示出，但是通孔可以(或可以不)形成为延伸至半导体衬底24中，其中，通孔用于将半导体衬底24的相对侧上的部件电互连。
[0018]根据一些实施例，晶圆20包括形成在半导体衬底24的顶面上集成电路器件26。根据一些实施例，集成电路器件26可以包括晶体管、电阻器、电容器、二极管。这里未示出集成电路器件26的细节。根据可选实施例，晶圆20用于形成中介层(中介层没有有源器件)，并且衬底24可以是半导体衬底或介电衬底。
[0019]层间电介质(ILD)28形成在半导体衬底24上方，并且填充集成电路器件26中晶体管(未示出)的栅极堆叠件之间的间隔。根据一些实施例，ILD 28由磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)、氟掺杂的硅酸盐玻璃(FSG)、氧化硅、氮氧化硅、氮化本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成封装组件的方法，包括：在多个金属焊盘上方形成第一聚合物层；图案化所述第一聚合物层以在所述第一聚合物层中形成多个开口，其中所述多个金属焊盘通过所述多个开口暴露；在所述多个开口中形成多个导电通孔，以及在所述多个导电通孔上方形成接触所述多个导电通孔的多个导电焊盘，其中所述多个导电焊盘中的导电焊盘从在所述导电焊盘的正下面的并且与所述导电焊盘物理接触的导电通孔横向偏移；以及形成覆盖并且物理接触所述多个导电焊盘的第二聚合物层。2.根据权利要求1所述的方法，还包括形成延伸到所述第二聚合物层中的多个凸块下金属(UBM)，其中所述多个凸块下金属(UBM)与所述多个导电焊盘的顶面物理接触。3.根据权利要求1所述的方法，其中，所述形成所述多个导电通孔和所述多个导电焊盘包括：沉积延伸到所述多个开口中的金属晶种层；在所述金属晶种层上方形成图案化掩模层；以及将导电材料镀到所述图案化掩模层中并且在所述金属晶种层上方。4.根据权利要求1所述的方法，其中，所述多个导电焊盘和所述多个导电通孔中的每个具有从由圆形、六边形和八边形组成的组中选择的俯视图形状。5.根据权利要求1所述的方法，还包括执行单片化工艺以形成管芯，其中所述第一聚合物层和所述第二聚合物层被锯切，其中所述管芯中的所有所述多个导电焊盘相对于所述多个导电通孔中的相应的下面的导电通孔横向偏移。6.根据权利要求5...

【专利技术属性】
技术研发人员：陈俊仁，白伟均，何承蔚，邱胜焕，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：