半导体装置及其形成方法制造方法及图纸

本申请案涉及半导体装置及其形成方法。一种设备包含：衬底；存储器单元区，其提供于所述衬底上方；外围区，其提供于所述衬底上方且邻近于所述存储器单元区；以及多个字线，其跨所述存储器单元区和所述外围区并行延伸；第一绝缘膜，其覆盖所述存储器单元区和所述外围区中的每一者中的所述多个字线的顶部表面，且覆盖所述外围区中的所述多个字线的上部部分的侧表面，而不覆盖所述存储器单元区中的所述多个字线的所述上部部分的侧表面。字线的所述上部部分的侧表面。字线的所述上部部分的侧表面。

【技术实现步骤摘要】
半导体装置及其形成方法


[0001]本申请案涉及半导体装置及其形成方法。

技术介绍

[0002]半导体存储器装置，例如诸如动态随机存取存储器(下文称为DRAM)的半导体存储器装置中正在推动进一步小型化，以便增加数据存储容量。举例来说，例如DRAM的字线等布线的重复间距的大小减小，且字线之间的距离也减小。然而，如果在待连接到字线的接触孔的形成期间，所述接触孔的直径增加，那么邻近字线可能短路。

技术实现思路

[0003]本申请案的一方面是针对一种设备，其包括：衬底；存储器单元区，其提供于所述衬底上方；外围区，其提供于所述衬底上方且邻近于所述存储器单元区；多个字线，其跨所述存储器单元区和所述外围区并行延伸；以及第一绝缘膜，其覆盖所述存储器单元区和所述外围区中的每一者中的所述多个字线的顶部表面，且覆盖所述外围区中的所述多个字线的上部部分的侧表面，而不覆盖所述存储器单元区中的所述多个字线的所述上部部分的侧表面。
[0004]本申请案的另一方面是针对一种应用于包含存储器单元区和邻近于所述存储器单元区提供的外围区的衬底的方法，所述方法包括：在所述外围区中形成第一沟槽；用第一绝缘膜来填充所述第一沟槽；形成平行于所述存储器单元区和所述外围区延伸的多个第二沟槽；用导电材料填充所述第二沟槽以形成多个字线；形成覆盖所述存储器单元区的掩模且使所述外围区暴露；用所述掩模来蚀刻所述第一绝缘膜，以使所述字线的上部部分暴露；以及形成第二绝缘膜以覆盖所述存储器单元区和所述外围区中的每一者中的所述多个字线的顶部表面，且覆盖所述外围区中的所述多个字线的侧表面的上部部分，而不覆盖所述存储器单元区中的所述多个字线的侧表面。
[0005]本申请案的又一方面是针对一种应用于包含存储器单元区和邻近于所述存储器单元区提供的外围区的衬底的方法，所述方法包括：形成平行于所述存储器单元区和所述外围区延伸的多个字线，所述字线嵌入于第一绝缘膜中；用蚀刻掩模来蚀刻所述第一绝缘膜以使所述外围区中的所述字线的上部部分暴露；形成第二绝缘膜，其覆盖所述存储器单元区和所述外围区中的每一者中的所述多个字线的顶部表面，且覆盖所述外围区中的所述多个字线的侧表面的上部部分，而不覆盖所述存储器单元区中的所述多个字线的侧表面；在所述第二绝缘膜上方形成第三绝缘膜；形成多个字线接触件，其穿过所述第二和第三绝缘膜，且使所述字线的每一顶部表面暴露；以及用经缓冲的氢氟酸进行预处理；其中经缓冲的氢氟酸对所述第二绝缘膜的蚀刻速率小于所述第三绝缘膜的蚀刻速率。
附图说明
[0006]图1A是示出根据一实施例的半导体存储器装置的存储器单元区的一部分的示意
性配置的平面视图。图1B是示出存储器片块的示意性配置的平面视图。
[0007]图2A是示出根据实施例的半导体存储器装置的存储器单元区的示意性配置的平面布局图，且是图1B的存储器片块端部区A的放大视图。图2B是示出根据实施例的半导体存储器装置的存储器单元区的示意性配置的平面布局图，且是图1B的存储器片块端部区B的放大视图。
[0008]图3A到3C、图4A到4C、图5A到5C、图6A到6D和图7A到7E是示出根据实施例的半导体存储器装置的及其形成方法的示意性配置的图，且是以过程次序示出示范性过程阶段中的示意性配置的实例的图。
[0009]图3A、4A、5A和6A是示出示范性过程阶段中的示意性配置的实例的平面视图。图3B、4B、5B和6B是示出沿图3A、4A、5A和6A的C
‑
C线的部分的示意性配置的纵向截面视图。图3C、4C、5C和6D是示出沿图3A、4A、5A和6A的D
‑
D线的部分的示意性配置的纵向截面视图。图6C是示出图6B的区K的放大示意性配置的纵向截面图。
[0010]图7A到7E是示出根据实施例的半导体存储器装置及其形成方法的示意性配置的图，且是示出在图6A到6D中所示的过程阶段之后的示范性过程阶段中的示意性配置的实例的图。图7A和7B是示出根据实施例的半导体存储器装置的存储器单元区的示意性配置的平面布局视图。图7A对应于图1B的存储器片块端部区A的放大视图。图7B对应于图1B的存储器片块端部区B的放大视图。图7C是示出沿图7A的C
‑
C线和图7B的E
‑
E线的部分的示意性配置的纵向截面图。图7D是示出沿图7A的D
‑
D线和图7B的F
‑
F线的部分的示意性配置的纵向截面图。图7E是示出沿图7A的G
‑
G线的部分的示意性配置的纵向截面图。
[0011]图8是示出根据实施例的半导体存储器装置的存储器单元区的总体示意性配置的实例的纵向截面图。
[0012]图9是示出根据实施例的半导体存储器装置的存储器单元的等效电路的示意性配置的实例的电路图。
具体实施方式
[0013]下文将参考附图详细地阐述本专利技术的各种实施例。以下详细描述参考借助于说明示出可以实践的本专利技术的特定方面和实施例的附图。这些实施例经充分详细描述以使所属领域的技术人员能够实践本专利技术。应理解，在不脱离本专利技术的范围的情况下，可以使用其它实施例并且可以做出结构、逻辑和电气改变。本文所公开的各种实施例不一定相互排斥，因为一些所公开的实施例可与一或多个其它所公开的实施例组合以形成新的实施例。
[0014]下文将参考图式来描述根据一实施例的半导体存储器装置1及其形成方法。将通过例示DRAM来描述半导体存储器装置1。在实施例的描述中，共同或相关元件或大体上相同的元件由相同的附图标记或字符指定，且将省略其描述。在附图中，每一附图中的相应部分的尺寸和尺寸比率未必与实施例中的所述部分的尺寸和尺寸比率匹配。平面视图和纵向截面图中的对应部分的尺寸和尺寸比率未必彼此匹配。以下描述中的上下方向表示当半导体衬底10置于下侧上时的上下方向。
[0015]图1A和图1B是示出根据实施例的半导体存储器装置1的平面布局的图。如图1A中所示出，半导体存储器装置1包含呈矩阵的形式布置于半导体衬底的表面上的多个存储器片块2。如图1B中所示出，多个字线4并行布置在每一存储器片块2上，以便在图中的X方向上
延伸。另外，多个位线5并行布置在存储器片块2上，以便与字线4正交，换句话说，以便在图中的Y方向上延伸。平行于字线4的方向，换句话说，图中的X方向被称作字线方向。平行于位线5的方向，即图中的Y方向，被称作位线方向。
[0016]存储器片块端部区A和B在存储器片块2的字线方向上布置在外围部分处。存储器片块端部区A在存储器片块2的X方向上定位于一个端部部分处，且存储器片块端部区B在存储器片块2的X方向上定位于另一端部部分处。每一字线4在其外围部分处连接到行解码器(图中未示)。
[0017]每一位线5在其外围部分处连接到列解码器(图中未示)。在存储器单元的读取和写入期间，将待选择的列地址从列地址缓冲器(图中未示)输入到列解码器。所述多个位线5中的每一者与多个存储器单元中的对应者配对，以控制对多个存储器单元当本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种设备，其包括：衬底；存储器单元区，其设置于所述衬底上方；外围区，其设置于所述衬底上方且邻近于所述存储器单元区；多个字线，其跨所述存储器单元区和所述外围区并行延伸；以及第一绝缘膜，其覆盖所述存储器单元区和所述外围区中的每一者中的所述多个字线的顶部表面，且覆盖所述外围区中的所述多个字线的上部部分的侧表面，而不覆盖所述存储器单元区中的所述多个字线的所述上部部分的侧表面。2.根据权利要求1所述的设备，其进一步包括在所述外围区中的所述第一绝缘膜上方的第二绝缘膜；以及多个字线接触件，其各自连接到所述多个字线中的对应字线，同时穿过所述第一和第二绝缘膜；其中所述多个字线接触件中的每一者包含由所述第二绝缘膜包围的上部部分和由所述第一绝缘膜包围的下部部分，且其中所述下部部分具有比所述上部部分的直径小的直径。3.根据权利要求2所述的设备，其中所述第一绝缘膜包括不同于所述第二绝缘膜的材料的材料。4.根据权利要求2所述的设备，其中所述第一绝缘膜包括氮化硅，且所述第二绝缘膜包括二氧化硅。5.一种应用于包含存储器单元区和邻近于所述存储器单元区设置的外围区的衬底的方法，所述方法包括：在所述外围区中形成第一沟槽；用第一绝缘膜填充所述第一沟槽；形成平行于所述存储器单元区和所述外围区延伸的多个第二沟槽；用导电材料填充所述第二沟槽以形成多个字线；形成覆盖所述存储器单元区的掩模且使所述外围区暴露；用所述掩模来蚀刻所述第一绝缘膜，以使所述字线的上部部分暴露；以及形成第二绝缘膜以覆盖所述存储器单元区和所述外围区中的每一者中的所述多个字线的顶部表面，且覆盖所述外围区中的所述多个字线的侧表面的上部部分，而不覆盖所述存储器单元区中的所述多个字线的侧表面。6.根据权利要求5所述的方法，其进一步包括：在所述第二绝缘膜上形成第三绝缘膜；蚀刻所述第三绝缘膜和所述第二绝缘膜，以形成使所述字线的每一顶部表面暴露...

【专利技术属性】
技术研发人员：小林直义，巴山刚，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：