半导体存储器装置制造方法及图纸

提供半导体存储器装置。所述半导体存储器装置包括：基底，包括有源区域，有源区域具有第一杂质区域和第二杂质区域；字线，在基底的第一表面上，字线在第一方向上延伸；第一位线，在字线上，第一位线在与第一方向交叉的第二方向上延伸，并且第一位线连接到第一杂质区域；第一接触塞，在第一位线之间，第一接触塞分别连接到第二杂质区域；第二位线，在基底的第二表面上，第二位线电连接到第一杂质区域；以及第一电容器，在第一接触塞上。在第一接触塞上。在第一接触塞上。

【技术实现步骤摘要】
半导体存储器装置
[0001]本专利申请要求于2021年12月10日提交到韩国知识产权局的第10
‑
2021
‑
0176536号韩国专利申请的优先权，该韩国专利申请的全部内容通过引用包含于此。


[0002]本公开涉及半导体装置，更具体地，涉及半导体存储器装置和制造半导体存储器装置的方法。

技术介绍

[0003]由于半导体存储器装置的小尺寸特性、多功能特性和/或低成本特性，半导体存储器装置被认为是电子工业中的重要元件。随着电子工业的进步，存在对高度集成的半导体存储器装置的增加的需求。例如，高度集成的半导体存储器装置可需要构成半导体存储器装置的图案的减小的线宽。

技术实现思路

[0004]根据实施例，一种半导体存储器装置可包括：基底，包括包含第一杂质区域和第二杂质区域的有源区域；字线，设置在基底的第一表面上并在第一方向上延伸；第一位线，设置在字线上，在与第一方向交叉的第二方向上延伸，并连接到第一杂质区域；第一接触塞，设置在第一位线之间并分别连接到第二杂质区域；第二位线，设置在基底的第二表面本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器装置，包括：基底，包括多个有源区域，所述多个有源区域具有多个第一杂质区域和多个第二杂质区域；多条字线，在基底的第一表面上，所述多条字线在第一方向上延伸；多条第一位线，在所述多条字线上，所述多条第一位线在与第一方向交叉的第二方向上延伸，并且所述多条第一位线连接到所述多个第一杂质区域；多个第一接触塞，在所述多条第一位线之间，所述多个第一接触塞分别连接到所述多个第二杂质区域；多条第二位线，在基底的第二表面上，所述多条第二位线电连接到所述多个第一杂质区域；以及第一电容器，在所述多个第一接触塞上。2.根据权利要求1所述的半导体存储器装置，其中，当在平面图中观察时，所述多条第一位线和所述多条第二位线在第一方向上交替地并且重复地被设置。3.根据权利要求2所述的半导体存储器装置，其中：所述多个有源区域布置于在第二方向上延伸的多个列中，所述多个列在第一方向上彼此间隔开，并且所述多个有源区域的所述多个列包括连接到所述多条第一位线的多个第一列和连接到所述多条第二位线的多个第二列。4.根据权利要求1至3中的任何一项所述的半导体存储器装置，还包括：多个连接导电图案，将所述多条第二位线连接到所述多个第一杂质区域，所述多个连接导电图案从基底的第二表面朝向第一表面延伸。5.根据权利要求4所述的半导体存储器装置，其中，所述多个连接导电图案中的每个包括：第一穿透过孔，连接到所述多条第二位线中的对应一条；以及第二穿透过孔，在第一穿透过孔上，第二穿透过孔将第一穿透过孔连接到所述多个第一杂质区域中的相应一个，并且第一穿透过孔的宽度大于第二穿透过孔的宽度。6.根据权利要求5所述的半导体存储器装置，其中，第二穿透过孔延伸到所述多条字线之间的区域中。7.根据权利要求4所述的半导体存储器装置，其中，所述多个连接导电图案中的每个包括：第三穿透过孔，穿透基底并且连接到所述多条第二位线中的对应一条；以及连接线，延伸到所述多条字线中的相应字线上的区域。8.根据权利要求1至3中的任何一项所述的半导体存储器装置，还包括：多个第二接触塞，在基底的第二表面上，所述多个第二接触塞电连接到所述多个第二杂质区域；以及第二电容器，在所述多个第二接触塞的底表面上。9.根据权利要求8所述的半导体存储器装置，还包括：多个第四穿透过孔，埋在基底中，所述多个第四穿透过孔将所述多个第二接触塞连接到所述多个第二杂质区域。10.根据权利要求8所述的半导体存储器装置，其中：
第一电容器包括多个第一底电极和第一顶电极，第二电容器包括多个第二底电极和第二顶电极，并且所述半导体存储器装置还包括：电容器互连线，将第一顶电极连接到第二顶电极，电容器互连线包括穿透基底的第五穿透过孔。11.一种半导体存储器装置，包括：基底，包括多个有源区域，所述多个有源区域具有多个第一杂质区域和多个第二杂质区域；多条字线，在基底的第一表面上，所述多条字线在第一方向上延伸；多条第一位线，在所述多条字线上，所述多条第一位线在与第一方向交叉...

【专利技术属性】
技术研发人员：卢仁浩，郭东华，文炅燉，李元锡，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：