具有嵌入于栅极沟槽中的字线的半导体装置制造方法及图纸

本公开涉及具有嵌入于栅极沟槽中的字线的半导体装置。本文中公开一种设备，其包含半导体衬底，其具有源极/漏极区和位于所述源极/漏极区之间的栅极沟槽；和栅电极，其经由栅极绝缘膜嵌入于所述栅极沟槽中。所述栅电极包含位于所述栅极沟槽的底部的第一多晶硅膜和堆叠于所述第一多晶硅膜上的金属膜。所述第一多晶硅膜掺杂有硼。晶硅膜掺杂有硼。晶硅膜掺杂有硼。

【技术实现步骤摘要】
具有嵌入于栅极沟槽中的字线的半导体装置


[0001]本公开涉及半导体装置，且特定来说，涉及具有嵌入于栅极沟槽中的字线的半导体装置。

技术介绍

[0002]用于半导体存储器装置(例如DRAM)中的一些单元晶体管具有其中含有金属材料的栅电极嵌入于栅极沟槽中的配置。单元晶体管的GIDL近年来一直都有问题，需要降低GIDL。

技术实现思路

[0003]在一个方面中，本公开涉及一种设备，其包括：半导体衬底，其具有源极/漏极区和位于所述源极/漏极区之间的栅极沟槽；和栅电极，其经由栅极绝缘膜嵌入于所述栅极沟槽中，其中所述栅电极包含位于所述栅极沟槽的底部的第一多晶硅膜和堆叠于所述第一多晶硅膜上的金属膜，且其中所述第一多晶硅膜掺杂有硼。
[0004]在另一方面中，本公开涉及一种设备，其包括：半导体衬底，其具有源极/漏极区和位于所述源极/漏极区之间的栅极沟槽；和栅电极，其经由栅极绝缘膜嵌入于所述栅极沟槽中，其中所述栅电极包含位于所述栅极沟槽底部的的第一导电膜、堆叠于所述第一导电膜上的第二导电膜和堆叠于所述第二导电膜上的第三导电薄膜，且其中所述第二导电膜的逸出功低于所述第一导电膜的逸出功且高于所述第三导电薄膜的逸出功。
[0005]在又一方面中，本公开涉及一种方法，其包括：在半导体衬底中形成栅极沟槽；用栅极绝缘膜覆盖所述栅极沟槽的内壁；和经由所述栅极绝缘膜在所述栅极沟槽中嵌入栅电极，其中所述嵌入所述栅电极包含：在所述栅极沟槽的底部形成掺杂有硼的多晶硅膜；在所述掺杂有硼的多晶硅膜上形成金属膜；和在所述金属膜上形成掺杂有磷的多晶硅膜。
附图说明
[0006]图1是示出根据本公开的实施例的半导体存储器装置的一部分的示意性平面视图；
[0007]图2是示出根据本公开的实施例的半导体存储器装置的一部分的示意性透视图；
[0008]图3是表示沟道的深度与电场之间的关系的图表；
[0009]图4A到4C是表示当单元晶体管断开时字线的电势与关联于相邻字线的接通和关断的阈值电压、接通电流和电荷增益当中的关系的图表；
[0010]图5A到12A是用于解释根据本公开的实施例的半导体存储器装置的制造工艺的示意性平面视图；
[0011]图5B到12B是沿着图5A到12A中分别示出的线B
‑
B的示意性截面视图；和
[0012]图5C到12C是沿着图5A到12A中分别示出的线C
‑
C的示意性截面视图。
具体实施方式
[0013]下文将参考附图详细地解释本公开的各种实施例。以下详细描述参考附图，借助于图示来展示本公开的特定方面和各种实施例。所述详细描述提供使所属领域的技术人员能够实践本公开的这些实施例的足够细节。在不脱离本公开的范围的情况下可以利用其它实施例，且可以做出结构、逻辑和电改变。本文所公开的各种实施例不一定相互排斥，因为一些所公开的实施例可与一或多个其它所公开的实施例组合以形成新的实施例。
[0014]图1和2分别是示出根据本公开的实施例的半导体存储器装置的一部分的示意性平面视图和示意性透视图。根据本公开的半导体存储器装置是DRAM并且包含通过STI区2分割的多个有源区10、沿X方向与有源区10交叉的多个字线20，以及沿Y方向与有源区10交叉的多个位线41。有源区10是的一部分。字线20中的两个沿X方向与有源区10中的每一个交叉。以此方式，每一有源区10划分成三个源极/漏极区。中心源极/漏极区通过位触点31连接到位线41中的对应位线。位于两侧上源极/漏极区中的两个分别通过单元触点32连接到对应单元电容器42。
[0015]如图2所示，栅极沟槽13形成于有源区10中以沿X方向延伸。源极/漏极区11和12沿Y方向设置在栅极沟槽13的两侧上。栅极沟槽13的内壁覆盖有由例如氧化硅制成的栅极绝缘膜14。充当栅电极的字线20经由栅极绝缘膜14嵌入于栅极沟槽13中。字线20由位于栅极沟槽13的底部的多晶硅膜21、堆叠于多晶硅膜21上的金属膜22和堆叠于金属膜22上的多晶硅膜23形成。由例如氮化硅制成的栅极帽绝缘膜24设置于多晶硅膜23上方。多晶硅膜21掺杂有硼，且因此其导电类型是P型。同时，多晶硅膜23掺杂有磷，且因此其导电类型是N型。金属膜22由例如氮化钛制成。在此配置下，当预先确定的接通电势施加到字线20时环绕栅极沟槽13形成沟道，使得源极/漏极区11和12彼此电连接。
[0016]多晶硅膜23的材料的逸出功约为4.1，且因此多晶硅膜23松弛施加到沟道的上部区的电场以减小GIDL。因此，关断泄漏电流减小，进而使得刷新特性改进。另外，金属膜22使得字线20的电阻为低。金属膜22的材料的逸出功为约4.5到约4.7。因此，金属膜22防止单元晶体管的阈值电压过度下降，进而减小关断泄漏电流。多晶硅膜21的材料的逸出功为约5.2。因此，多晶硅膜21松弛施加到沟道的下部区的电场以减小GIDL。如上文所描述，在本专利技术的实施例中，具有大逸出功的多晶硅膜21位于栅极沟槽13的底部，与多晶硅膜21相比具有较小逸出功和较低电阻值的金属膜22位于多晶硅膜21上，且与金属膜22相比具有较小逸出功的多晶硅膜23位于金属膜22上。因此，有可能使工作线20的电阻为低并且减小单元晶体管的关断泄漏电流。优选的是，多晶硅膜23比多晶硅膜21厚，且金属硅膜22比多晶硅膜23厚以便足够地获得上文所描述的效应。多晶硅膜21的厚度可设置为15nm。
[0017]图3示出沟道的深度与电场之间的关系的图表。在图3中，实线表示本专利技术的实施例中的一实施例中的特性，且虚线表示在其中省略多晶硅膜21的情况下的特性。从图3发现，在本专利技术的实施例中，电场在120nm或更大的深度处松弛。图4A到4C示出当单元晶体管断开时字线20的电势Vnwl与关联于相邻字线20的接通和关断的阈值电压Vt、接通电流Ion和电荷增益当中的关系的图表。在图4A到4C中，附图标记A0、B0和C0表示在其中多晶硅膜21的厚度为零的情况下的特性，附图标记A15、B15和C15表示在其中多晶硅膜21为15nm的情况下的特性，且附图标记A25、B25和C25表示在其中多晶硅膜21的厚度为25nm的情况下的特性。如图4A所示，往往会通过设置多晶硅膜21来增加单元晶体管的阈值电压Vt。因此，为了
在设置了多晶硅膜21的同时降低阈值电压Vt，使得在单元晶体管关断的情况下字线20的电势Vnwl更靠近0V。如图4B中所示，往往会通过设置多晶硅膜21来减小单元晶体管的接通电流Ion。因此，为了在设置了多晶硅膜21的同时获得足够的接通电流Ion，使得在单元晶体管关断的情况下字线20的电势Vnwl更靠近0V。相比于其中不设置多晶硅膜21的情况，如图4C中所示，当使得在单元晶体管关断的情况下字线20的电势Vnwl更靠近0V时，与相邻字线20的接通和关断相关联的电荷增益很大程度地减小。因此，大大改进行锤击特性。
[0018]接下来，描述根据本公开的实施例的半导体存储器装置的制造工艺。第一，如图5A到5C中所示，通过使用由例如本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种设备，其包括：半导体衬底，其具有源极/漏极区和位于所述源极/漏极区之间的栅极沟槽；和栅电极，其经由栅极绝缘膜嵌入于所述栅极沟槽中，其中所述栅电极包含位于所述栅极沟槽的底部的第一多晶硅膜和堆叠于所述第一多晶硅膜上的金属膜，且其中所述第一多晶硅膜掺杂有硼。2.根据权利要求1所述的设备，其中所述金属膜包括氮化钛。3.根据权利要求2所述的设备，其中所述栅电极另外包含堆叠于所述金属膜上的第二多晶硅膜。4.根据权利要求3所述的设备，其中所述第二多晶硅膜在导电类型上不同于所述第一多晶硅膜。5.根据权利要求4所述的设备，其中所述第二多晶硅膜掺杂有磷。6.根据权利要求5所述的设备，其中所述第一多晶硅膜比所述金属膜薄。7.根据权利要求6所述的设备，其中所述第一多晶硅膜比所述第二多晶硅膜薄。8.根据权利要求7所述的设备，其中所述第二多晶硅膜比所述金属膜薄。9.根据权利要求1所述的设备，其另外包括：位线，其耦合到所述源极/漏极区中的一个；和单元电容器，其耦合到所述源极/漏极区中的另一个。10.一种设备，其包括：半导体衬底，其具有源极/漏极区和位于所述源极/漏极区之间的栅极沟槽；和栅电极，其经由栅极绝缘膜嵌入于所述栅极沟槽中，其中所述栅电极包含位于所述栅极沟槽底部的的第一导电膜、堆叠于所述第一导电膜上的第二导电膜和堆叠于所述第二导电膜上的第三导电薄膜，且其中所述第二导电膜的逸出功低于所述第一导电膜的逸...

【专利技术属性】
技术研发人员：藤本稔泰，松本義弘，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：