存储器装置和操作存储器装置的方法制造方法及图纸

本公开提供了存储器装置和操作存储器装置的方法。该存储器装置包括：第一主插塞，其在垂直方向上形成在基板上方并布置在第一方向上；第二主插塞；第三主插塞，其布置在第一主插塞和第二主插塞之间，所述第三主插塞与所述第一主插塞和所述第二主插塞相邻；以及位线，其在所述第一主插塞至所述第三主插塞上方，其中，所述第一主插塞至第三主插塞中的每一个包括彼此面对的第一子插塞和第二子插塞，其中，所述第一主插塞和所述第三主插塞中的每一个中所包括的所述第一子插塞和所述第二子插塞的部分联接到不同的选择线，并且其中，所述第二主插塞和所述第三主插塞中的每一个中所包括的所述第一子插塞和所述第二子插塞的部分联接到不同的选择线。联接到不同的选择线。联接到不同的选择线。

【技术实现步骤摘要】
存储器装置和操作存储器装置的方法


[0001]各种实施方式总体上涉及存储器装置，并且更具体地，涉及三维存储器装置和存储器装置的操作方法。

技术介绍

[0002]存储器装置可以分为当电力供应受阻时丢失所存储的数据的易失性存储器装置以及即使在电力供应受阻时也保留所存储的数据的非易失性存储器装置。
[0003]非易失性存储器装置可以包括NAND闪存存储器、NOR闪存存储器、电阻式随机存取存储器(ReRAM)、相变随机存取存储器(PRAM)、磁阻式随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)和自旋传递力矩随机存取存储器(STT
‑
RAM)。
[0004]在这些存储器当中，NAND闪存存储器中所包括的存储器单元可以联接在字线和位线之间，并可以通过施加到字线和位线的电压进行编程或读取。

技术实现思路

[0005]根据实施方式，一种存储器装置可以包括：第一主插塞，该第一主插塞在垂直方向上形成在基板上方并布置在第一方向上；第二主插塞，该第二主插塞与所述第一主插塞基本上平行地布置；第三主插塞，该第三主插塞在所述第一主插塞和所述第二主插塞之间布置在所述第一方向上，所述第三主插塞在斜向方向上与所述第一主插塞和所述第二主插塞相邻；以及位线，该位线在所述第一主插塞至所述第三主插塞上方彼此分隔开，其中，第一主插塞至第三主插塞中的每一个包括在与所述第一方向基本上正交的第二方向上彼此面对的第一子插塞和第二子插塞，其中，所述第一主插塞和所述第三主插塞中的每一个中所包括的所述第一子插塞的部分和所述第二子插塞的部分联接到不同的选择线，并且其中，所述第二主插塞和所述第三主插塞中的每一个中所包括的所述第一子插塞的部分和所述第二子插塞的部分联接到不同的选择线。
[0006]根据实施方式，一种操作存储器装置的方法可以包括以下步骤：将M位的页数据划分为均包括M/2位的页数据的第一数据组和第二数据组，其中，M为正整数；将所述第一数据组编程到与所选字线联接的第一存储器单元中；以及将所述第二数据组编程到与所选字线联接的第二存储器单元中。
[0007]根据实施方式，一种操作存储器装置的方法可以包括以下步骤：将M位的页数据划分为第一数据组和第二数据组，其中，M为正整数；将所述第一数据组中所包括的逻辑页数据划分为第一逻辑页数据组和第二逻辑页数据组；将所述第二数据组中所包括的逻辑页数据划分为第三逻辑页数据组和第四逻辑页数据组；将所述第一逻辑页数据组编程到通过第一选择线选择的第一存储器单元中；将所述第二逻辑页数据组编程到通过与所述第一选择线形成一对的第二选择线选择的第二存储器单元中；将所述第三逻辑页数据组编程到通过第三选择线选择的第三存储器单元中；以及将所述第四逻辑页数据组编程到通过与所述第三选择线形成一对的第四选择线选择的第四存储器单元中。
附图说明
[0008]图1是例示了根据本公开的实施方式的存储器系统的示图；
[0009]图2是例示了根据本公开的实施方式的存储器装置的示图；
[0010]图3是例示了存储器单元阵列和外围电路的布置的示图；
[0011]图4是例示了存储器单元阵列的结构的示图；
[0012]图5是例示了存储块的结构的示图；
[0013]图6是例示了子插塞的结构的平面图；
[0014]图7是例示了沿着图5的线A
‑
A
’
截取的子插塞的结构的截面图；
[0015]图8是例示了沿着图5的线B
‑
B
’
截取的子插塞的结构的截面图；
[0016]图9是例示了根据本公开的第一实施方式的存储块的结构的平面图；
[0017]图10是例示了图9中示出的子插塞的结构的平面图；
[0018]图11A是例示了沿着图9的线C
‑
C
’
截取的存储块的结构的截面图；
[0019]图11B是例示了沿着图9的线D
‑
D
’
截取的存储块的结构的截面图；
[0020]图12是例示了根据本公开的第一实施方式的操作存储器装置的方法的视图；
[0021]图13是例示了根据本公开的第一实施方式的编程存储器单元的阈值电压的示图；
[0022]图14是例示了根据本公开的第二实施方式的存储块的结构的平面图；
[0023]图15是例示了图14中示出的子插塞的结构的平面图；
[0024]图16A是例示了沿着图14的线E
‑
E
’
截取的存储块的结构的截面图；
[0025]图16B是例示了沿着图14的线F
‑
F
’
截取的存储块的结构的截面图；
[0026]图17是例示了图14中示出的存储块的电路图；
[0027]图18是例示了根据本公开的第二实施方式的操作存储器装置的方法的示图；
[0028]图19是例示了根据本公开的第二实施方式的编程存储器单元的阈值电压的示图；
[0029]图20是例示了用于划分逻辑页数据的另一实施方式的示图；
[0030]图21是例示了应用根据本公开的存储器装置的固态驱动器(SSD)系统的示图；以及
[0031]图22是例示了应用根据本公开的存储器装置的存储卡系统的示图。
具体实施方式
[0032]根据本说明书中公开的构思的实施方式的示例的特定结构或功能描述仅被例示用于描述根据构思的实施方式的示例，并且根据构思的实施方式的示例可以按各种形式实施，但描述不限于该说明书中描述的实施方式的示例。
[0033]应该理解，当元件或层被称为“在”另一元件或层“上”、“连接到”或“联接到”另一元件或层时，它可以直接在另一元件或层上或者连接或联接到另一元件或层，或者可以存在中间元件或层。相比之下，当元件被称为“直接在”另一元件或层“上”、“直接连接到”或“直接联接到”另一元件或层时，不存在中间元件或层。类似的附图标记始终表示类似的元件。如本文中使用的，术语“和/或”包括一个或更多个关联的所列项的任何和全部组合。
[0034]应该理解，尽管本文中可以使用术语第一、第二、第三等来描述各种元件、部件、区域、层、插塞、线和/或片段等，但这些元件、部件、区域、层、插塞、线和/或片段不应该受这些术语的限制。这些术语仅用于将一个元件、部件、区域、层、插塞、线或片段等与另一区域、
层、插塞、线或片段等区分开。因此，在不脱离本公开的教导的情况下，以下讨论的第一元件、部件、区域、层、插塞、线或片段等可以被称为第二元件、部件、区域、层、插塞、线或片段等。
[0035]各种实施方式涉及能够提高集成度的存储器装置。
[0036]各种实施方式涉及操作速度提高的存储器装置的方法。
[0037]图1是例示了根据本公开的实施方式的存储器系统1000的示图。
[0038]参照图1，存储器系统1000可以包括多个存储器装置和本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器装置，该存储器装置包括：第一主插塞，所述第一主插塞在垂直方向上形成在基板上，并且布置在第一方向上；第二主插塞，所述第二主插塞与所述第一主插塞平行地布置；第三主插塞，所述第三主插塞在所述第一主插塞和所述第二主插塞之间布置在所述第一方向上，所述第三主插塞在斜向方向上与所述第一主插塞和所述第二主插塞相邻；以及位线，所述位线在所述第一主插塞至所述第三主插塞上方彼此分隔开，并且其中，所述第一主插塞至所述第三主插塞中的每一个包括在与所述第一方向正交的第二方向上彼此面对的第一子插塞和第二子插塞，其中，所述第一主插塞和所述第三主插塞中的每一个中所包括的所述第一子插塞的部分和所述第二子插塞的部分联接到不同的选择线，并且其中，所述第二主插塞和所述第三主插塞中的每一个中所包括的所述第一子插塞的部分和所述第二子插塞的部分联接到不同的选择线。2.根据权利要求1所述的存储器装置，其中，所述位线包括：第一位线，所述第一位线联接到所述第一主插塞和所述第二主插塞中所包括的所述第一子插塞；第二位线，所述第二位线与所述第一位线相邻并且联接到所述第一主插塞和所述第二主插塞中所包括的所述第二子插塞；第三位线，所述第三位线与所述第二位线相邻并且联接到所述第三主插塞中所包括的所述第二子插塞；以及第四位线，所述第四位线与所述第三位线相邻并且联接到所述第三主插塞中所包括的所述第一子插塞。3.根据权利要求2所述的存储器装置，该存储器装置还包括：第一接触件，所述第一接触件形成在所述第一主插塞和所述第二主插塞中所包括的所述第一子插塞和所述第一位线之间；第二接触件，所述第二接触件形成在所述第一主插塞和所述第二主插塞中所包括的所述第二子插塞和所述第二位线之间；第三接触件，所述第三接触件形成在所述第三主插塞中所包括的所述第二子插塞和所述第三位线之间；以及第四接触件，所述第四接触件形成在所述第三主插塞中所包括的所述第一子插塞和所述第四位线之间。4.根据权利要求2所述的存储器装置，该存储器装置还包括在所述垂直方向上将所述第一子插塞和所述第二子插塞分离的沟道隔离图案。5.根据权利要求4所述的存储器装置，其中，所述第一子插塞和所述第二子插塞中的每一个包括：芯柱，所述芯柱在垂直方向上形成在所述基板上；沟道层，所述沟道层围绕所述芯柱的侧表面；隧道隔离层，所述隧道隔离层围绕所述沟道层的侧表面；电荷捕获层，所述电荷捕获层围绕所述隧道隔离层的侧表面；以及阻挡层，所述阻挡层围绕所述电荷捕获层的侧表面。
6.根据权利要求5所述的存储器装置，其中，所述沟道隔离图案在所述垂直方向上将所述第一子插塞中所包括的所述沟道层和所述芯柱与所述第二子插塞中所包括的所述沟道层和所述芯柱分离。7.根据权利要求6所述的存储器装置，其中，所述沟道隔离图案还在所述垂直方向上将所述第一子插塞中所包括的所述隧道隔离层、所述电荷捕获层和所述阻挡层与所述第二子插塞中所包括的所述隧道隔离层、所述电荷捕获层和所述阻挡层分离。8.根据权利要求1所述的存储器装置，其中，所述第一主插塞中所包括的所述第一子插塞联接到第一选择线，其中，所述第二主插塞中所包括的所述第二子插塞联接到第二选择线，并且其中，所述第三主插塞中所包括的所述第一子插塞和所述第二子插塞、所述第一主插塞中所包括的所述第二子插塞和所述第二主插塞中所包括的所述第一子插塞联接到布置在所述第一选择线和所述第二选择线之间的第三选择线。9.根据权利要求8所述的存储器装置，其中，所述第一选择线至所述第三选择线形成在...

【专利技术属性】
技术研发人员：张晶植，朴寅洙，郑羽杓，崔正达，金在雄，金定焕，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：