具有用于源选择栅极线的隔离结构的三维存储器件及用于形成其的方法技术

公开了三维(3D)存储器件及用于形成其的方法的实施例。在一个示例中，一种3D存储器件包括：衬底；位于所述衬底上的存储堆叠层；各自垂直地延伸穿过所述存储堆叠层的多个沟道结构；隔离结构；以及对准标记。所述存储堆叠层包括多个交织的导体层和电介质层。所述导体层中的朝向所述衬底的最外面的一个导体层是源选择栅极线(SSG)。所述隔离结构垂直地延伸进入所述衬底，并且在平面图中围绕所述沟道结构中的至少一个沟道结构，以便分隔所述SSG与所述至少一个沟道结构。所述对准标记垂直地延伸进入所述衬底，并且是与所述隔离结构共面的。并且是与所述隔离结构共面的。并且是与所述隔离结构共面的。

【技术实现步骤摘要】
具有用于源选择栅极线的隔离结构的三维存储器件及用于形成其的方法
[0001]本申请是申请日为2020年09月04日、申请号为202080002341.6、专利技术名称为“具有用于源选择栅极线的隔离结构的三维存储器件及用于形成其的方法”的中国专利申请的分案申请。


[0002]本公开内容的实施例涉及三维(3D)存储器件及其制造方法。

技术介绍

[0003]通过改进过程技术、电路设计、编程算法和制造过程将平坦存储单元缩放到更小的大小。然而，随着存储单元的特征大小逼近下限，平坦过程和制造技术变得富有挑战和代价高昂。因此，平坦存储单元的存储密度逼近上限。
[0004]3D存储架构可以解决平坦存储单元中的密度极限。3D存储架构包括存储阵列和用于控制去往和来自存储阵列的信号的外围器件。

技术实现思路

[0005]本文中公开了3D存储器件及其制造方法的实施例。
[0006]在一个示例中，一种3D存储器件包括：衬底；位于所述衬底上的存储堆叠层；各自垂直地延伸穿过所述存储堆叠层的多个沟道结构；隔离结构；以及对准标记。所述存储本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维(3D)存储器件，包括：衬底；位于所述衬底上的存储堆叠层，所述存储堆叠层包括相互交叠的导体层和电介质层，且所述存储堆叠层中靠近所述衬底的至少一层导体层为源选择栅极线(SSG)；所述存储堆叠层包括核心阵列区、边缘区和阶梯区，其中所述边缘区在横向上位于所述阶梯结构区与所述核心阵列区之间；各自垂直地延伸穿过所述存储堆叠层的多个沟道结构，所述多个沟道结构包括位于所述边缘区内的多个边缘沟道结构；以及垂直地延伸穿过所述SSG并进入到所述衬底中的隔离结构，其中，所述隔离结构位于所述边缘区，所述多个边缘沟道结构中的至少一个边缘沟道结构垂直地延伸穿过所述隔离结构，并通过所述隔离结构与所述SSG分隔开。2.根据权利要求1所述的3D存储器件，其中，所述至少一个边缘沟道结构至少位于所述边缘区内靠近所述阶梯区的最外面的列中。3.根据权利要求2所述的3D存储器件，其中，所述多个沟道结构还包括位于所述核心阵列区内的多个核心沟道结构，所述边缘沟道结构的横向尺寸大于所述核心沟道结构的横向尺寸。4.根据权利要求1所述的3D存储器件，其中，所述SSG与所述至少一个边缘沟道结构之间的最小横向距离在大约40nm到大约80nm之间。5.根据权利要求3所述的3D存储器件，其中，所述多个沟道结构中的每个沟道结构包括位于朝向所述衬底的一端处的半导体插塞。6.根据权利要求5所述的3D存储器件，其中，所述隔离结构在所述横向上位于所述SSG与所述至少一个边缘沟道结构的半导体插塞之间。7.根据权利要求5所述的3D存储器件，其中，所述至少一个边缘沟道结构的半导体插塞比所述核心沟道结构的半导体插塞更远地延伸进入到所述衬底中。8.根据权利要求1所述的3D存储器件，其中，还包括垂直地延伸穿过所述SSG并进入到所述衬底中、以切断所述SSG的SSG切口。9.根据权利要求8所述的3D存储器件，其中，所述SSG切口与所述隔离结构共面。10.根据权利要求8所述的3D存储器件，其中，所述SSG切口与所述隔离结构均与所述存储对叠层中所述SSG上的所述电介质层直接接触。11.根据权利要求8所述的3D存储器件，其中，所述SSG切口在所述横向上延伸并跨越所述核心阵列区、所述边缘区和所述阶梯区。12.根据权利要求1所述的3D存储器件，其中，所述边缘区内具有一个所述隔离结构，且位于该边缘区内的所述边缘沟道结构均垂直地延伸穿过该隔离结构并进入所述衬底。13.根据权利要求1所述的3D存储器件，其中，还包括垂直地延伸进入到所述衬底的对准标记。14.根据权利要求13所述的3D存储器件，其中，所述对准标记垂直地延伸穿过所述SSG。15.根据权利要求14所述的3D存储器件，所述对准标记与所述隔离结构共面。16.一种三维(3D)存储器件，包括：衬底；
横向地延伸的源选择栅极线(SSG)；垂直地延伸穿过所述SSG进入到所述衬底中的隔离结构；垂直地延伸穿过所述SSG进入到所述衬底中的第一沟道结构；以及垂直地延伸穿过所述隔离结构进入到所述衬底中并且通过所述隔离结构与所述SSG隔开的第二沟道结构。17.根据权利要求16所述的3D存储器件，其中，在平面图中，所述第一沟道结构位于核心阵列区中，所述第二沟道结构位于边缘区中。18.根据权利要求17所述的3D存储器件，还包括存储堆叠层，所述存储堆叠层包括多个交织的导体层和电介质层，其中，所述SSG包括所述导体层中的朝向所述衬底的最外面的至少一个导体层。19.根据权利要求17所述的3D存储器件，其中，所述存储堆叠层包括阶梯区，所述边缘区在横向上位于所述阶梯区与所述核心阵列区之间，并且所述第二沟道结构至少位于所述平面图中与所述阶梯区相邻的最外面的列中。20.根据权利要求16所述的3D存储器件，其中，所述第一沟道结构和所述第二沟道结构中的每个沟道结构包括位于其一端处的半导体插塞；所述第一沟道结构的半导体插塞与所述SSG接触；并且所述第二沟道结构的半导体插塞与所述隔离结构接触...

【专利技术属性】
技术研发人员：郭振，耿静静，袁彬，吴佳佳，王香凝，杨竹，左晨，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：