Nor闪存阵列的制作方法技术

本发明专利技术提供一种Nor闪存阵列的制作方法。该Nor闪存阵列的制作方法中，提供的基底中形成有阱区，在阱区的基底顶部形成第一掺杂区，之后在第一掺杂区的基底上方形成阵列排布的多个第一栅极结构；其中，Nor闪存阵列的一个存储管包括一个第一栅极结构，第一掺杂区中与一个第一栅极结构位置对应的区域为一个存储管的沟道区，相邻两个存储管的沟道区之间未存在PN结，Nor闪存阵列的一个存储单元包括沿第一方向排布的多个存储管，同一存储单元中，相邻两个存储管通过相邻两个存储管的第一栅极结构之间的第一掺杂区串联，如此有利于增加存储管的沟道长度，同时使得存储管之间的排列更加紧密，提高Nor闪存阵列的性能和经济性。提高Nor闪存阵列的性能和经济性。提高Nor闪存阵列的性能和经济性。

【技术实现步骤摘要】
Nor闪存阵列的制作方法


[0001]本专利技术涉及半导体制造
，特别涉及一种Nor闪存阵列的制作方法。

技术介绍

[0002]闪存（Flash Memory）是一种非易失性（或非挥发性，Nonvolatile）的半导体存储芯片，其在断电情况下仍能保持所存储的数据信息。而且，闪存具有体积小、功耗低、不易受物理破坏的优点，因而得到了广泛的应用。传统NOR闪存阵列有1T（1
‑ꢀ
Transistor，单晶体管）结构、2T（2
‑ꢀ
Transistor，双晶体管）结构或是分离栅（Split Gate）结构。1T结构虽然单元存储面积小，但编程和读取功耗相对较大；2T结构增加了选择管，电流有所改善，但单元存储面积较大。
[0003]此外，随着工艺节点的缩小，现有的Nor闪存阵列中的存储管容易出现短沟道（short channel）效应，存储管的漏电流较大，且存储管的控制难度大。

技术实现思路

[0004]本专利技术提供一种Nor闪存阵列的制作方法，利用该Nor闪存阵列的制作方法制作获得的N本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种Nor闪存阵列的制作方法，其特征在于，包括：提供基底，所述基底中形成有阱区，所述阱区从所述基底的顶面向所述基底的底面延伸；在所述阱区的基底顶部形成第一掺杂区；以及在所述第一掺杂区的基底上方形成阵列排布的多个第一栅极结构；其中，所述Nor闪存阵列的一个存储管包括一个所述第一栅极结构，所述第一掺杂区中与一个所述第一栅极结构位置对应的区域为一个所述存储管的沟道区，相邻两个所述存储管的沟道区之间未存在PN结；所述Nor闪存阵列的一个存储单元包括沿第一方向排布的多个存储管，同一所述存储单元中，相邻两个存储管通过所述相邻两个存储管的第一栅极结构之间的第一掺杂区串联。2.如权利要求1所述的Nor闪存阵列的制作方法，其特征在于，所述在所述阱区的基底顶部形成第一掺杂区的方法包括：采用离子注入工艺在所述阱区的基底顶部注入第一掺杂物质形成第一掺杂区，所述第一掺杂物质的导电类型与所述阱区的掺杂物质的导电类型相反，使得所述存储管的沟道为耗尽型沟道。3.如权利要求1所述的Nor闪存阵列的制作方法，其特征在于，所述在所述第一掺杂区的基底上方形成阵列排布的多个第一栅极结构的方法包括：在所述基底的顶面上形成电荷陷阱材料层以及位于所述电荷陷阱材料层上的第一栅电极材料层；在所述第一栅电极材料层上形成多个牺牲结构，所述多个牺牲结构在所述第一掺杂区的基底上方间隔排布；在每个所述牺牲结构的侧壁上形成第一侧墙；去除所述牺牲结构，在所述第一侧墙的侧壁上形成第二侧墙；以及以所述第一侧墙和所述第二侧墙共同作为掩模，刻蚀所述第一栅电极材料层和所述电荷陷阱材料层，在所述第一掺杂区的基底上方形成多个所述第一栅极结构。4.如权利要求3所述的Nor闪存阵列的制作方法，其特征在于，所述在所述第一栅电极材料层上形成多个牺牲结构的方法包括：在所述第一栅电极材料层上形成缓冲层；在所述缓冲层上形成牺牲材料层；在所述牺牲材料层上形成图形化的掩模层，以所述图形化的掩模层为掩模刻蚀所述牺牲材料层并停止在所述缓冲层的表面上，形成所述多个牺牲结构；以及去除所述图形化的掩模层。5.如权利要求3所述的Nor闪存阵列的制作方法，其特征在于，所述在每个所述牺牲结构的侧壁上形成第一侧墙的方法包括：在所述基底的顶面上形成第一侧墙材料层，所述第一侧墙材料层覆盖所述牺牲结构的侧壁、所述牺牲结构的顶面和所述缓冲层；以及刻蚀去除所述牺牲结构顶面上的所述第一侧墙材料层以及所述缓冲层上的部分所述第一侧墙材料层，保留所述牺牲结构侧壁上的第一侧墙材料层作为所述第一侧墙。6.如权利要求3所述的Nor闪存阵列的制作方法，其特征在于，在所述第一侧...

【专利技术属性】
技术研发人员：金波，
申请(专利权)人：杭州领开半导体技术有限公司，
类型：发明
国别省市：