存储器结构及其操作方法技术

一种存储器结构及其操作方法，其中结构包括：包括：衬底；位于衬底上若干相互分立的存储栅结构，存储栅结构包括存储层以及位于存储层上的控制栅层；位于衬底上的若干选择栅结构，选择栅结构位于相邻的存储栅结构之间；位于衬底上的串选择线和地选择线，若干存储栅结构和若干选择栅结构位于串选择线和地选择线之间，且串选择线和地选择线分别与存储栅结构电性隔离；位于衬底内的源极层，源极层与地选择线相邻；以及位于衬底内的漏极层，漏极层与串选择线相邻。通过控制相邻存储栅结构之间的选择栅结构，既能在读操作在衬底内形成沟道串联起各个存储栅结构，又能够隔离两侧的存储栅结构，避免相邻的存储栅结构串扰，有效提升器件结构的性能。结构的性能。结构的性能。

【技术实现步骤摘要】
存储器结构及其操作方法


[0001]本专利技术涉及半导体制造
，尤其涉及一种存储器结构及其操作方法。

技术介绍

[0002]近年来，闪存(flash memory)存储器的发展尤为迅速，闪存存储器的主要特点是在不加电的情况下能长期保持存储的信息。
[0003]NAND闪存是一种比硬盘驱动器更好的存储方案，由于NAND闪存以页为单位读写数据，所以适合于存储连续的数据，如图片、音频或其他文件数据；同时因其成本低、容量大且写入速度快、擦除时间短的优点在移动通讯装置及便携式多媒体装置的存储领域中得到广泛的应用。
[0004]然而，现有技术中形成的NAND存储器结构性能还有待提升。

技术实现思路

[0005]本专利技术解决的技术问题是提供一种存储器结构及其操作方法，以提升器件结构的性能。
[0006]为解决上述问题，本专利技术提供一种存储器结构，包括：衬底，所述衬底包括沿第一方向排布的第一区、第二区和第三区，所述第二区位于所述第一区和所述第三区之间；位于所述第二区上若干相互分立的存储栅结构，所述存储栅结构包括存储层以及位于所述存储层上的控制栅层；位于所述第二区上的若干选择栅结构，所述选择栅结构位于相邻的所述存储栅结构之间，且所述选择栅结构与相邻的所述存储栅结构电性隔离；位于所述第二区上的串选择线和地选择线，若干所述存储栅结构和若干所述选择栅结构位于所述串选择线和所述地选择线之间，且所述串选择线和所述地选择线分别与所述存储栅结构电性隔离；位于所述第一区内的源极层，所述源极层与所述地选择线相邻；以及位于所述第三区内的漏极层，所述漏极层与所述串选择线相邻。
[0007]可选的，所述存储层包括：浮栅层或ONO介质层。
[0008]可选的，当所述存储层为所述浮栅层时，所述存储栅结构还包括：位于所述浮栅层和所述衬底之间的隧穿氧化层；位于所述浮栅层和所述控制栅层之间的耦合介质层。
[0009]可选的，所述ONO介质层包括：隧穿氧化层、位于所述隧穿氧化层上的存储氮化层、以及位于所述存储氮化层上的阻挡氧化层。
[0010]可选的，还包括：位于所述衬底内的阱区，所述阱区横跨所述第一区、所述第二区和所述第三区，所述源极层和所述漏极层位于所述阱区内；所述源极层内的掺杂离子与所述阱区内的掺杂离子电学类型不同，所述漏极层内的掺杂离子与所述阱区内的掺杂离子电学类型不同。
[0011]相应的，本专利技术技术方案中还提供一种基于上述任一项所述的存储器结构的操作方法，包括：对所述存储器结构进行数据的擦除、写入以及读取。
[0012]可选的，当所述存储层为浮栅层或ONO介质层时，对所述存储器结构进行数据擦除
的操作方法包括：对选中的所述存储栅结构接地Vgnd；对选中的所述选择栅结构、以及本次非选中的所述存储栅结构和所述选择栅结构施加第一正电压V1；对所述串选择线、所述地选择线、所述源极层以及所述漏极层设置为浮空状态。
[0013]可选的，对所述存储器结构进行数据写入的操作方法包括：对选择的所述存储栅结构施加第二正电压V2，所述第一正电压V1小于所述第二正电压V2；对选中的所述选择栅结构、以及本次非选中的所述存储栅结构、所述选择栅结构、所述串选择线和所述源极层施加所述第一正电压V1；对所述地选择线和所述漏极层接地Vgnd。
[0014]可选的，对所述存储器结构进行数据读取的操作方法包括：对所述源极层、以及选中的所述存储栅结构接地Vgnd；对选中的所述选择栅结构、以及本次非选中的所述存储栅结构、所述选择栅结构、所述串选择线和所述地选择线施加第三正电压V3，所述第三正电压V3小于所述第一正电压V1；对所述漏极层施加第四正电压V4，所述第四正电压V4小于所述第三正电压V3；当读取的数据为“1”时，所述第四正电压V4维持不变；当读取的数据为“0”时，所述第四正电压V4减小。
[0015]可选的，当所述存储层为浮栅层时，对所述存储器结构进行数据擦除的操作方法还包括：对选中的所述存储栅结构、以及本次非选中的所述存储栅结构施加第一负电压V1；对选中的所述选择栅结构、以及本次非选中的所述选择栅结构施加第一正电压V2；对所述串选择线、所述地选择线、所述源极层以及所述漏极层设置为浮空状态。
[0016]可选的，对所述存储器结构进行数据写入的操作方法还包括：对选择的所述存储栅结构施加第二正电压V3，所述第一正电压V2小于所述第二正电压V3；对选中的所述选择栅结构、以及本次非选中的所述存储栅结构、所述选择栅结构、所述串选择线和所述源极层施加第三正电压V4，所述第三正电压V4小于所述第一正电压V2；对所述地选择线和所述漏极层接地Vgnd。
[0017]可选的，对所述存储器结构进行数据读取的操作方法包括：对所述源极层、以及选中的所述存储栅结构接地Vgnd；对选中的所述选择栅结构、以及本次非选中的所述存储栅结构、所述选择栅结构、所述串选择线和所述地选择线施加第四正电压V5，所述第三正电压V5小于所述第一正电压V4；对所述漏极层施加第五正电压V6，所述第五正电压V6小于所述第四正电压V5；当读取的数据为“1”时，所述第五正电压V6维持不变；当读取的数据为“0”时，所述第五正电压V6减小。
[0018]与现有技术相比，本专利技术的技术方案具有以下优点：
[0019]在本专利技术技术方案的存储器结构中，包括：位于所述第二区上的若干选择栅结构，所述选择栅结构位于相邻的所述存储栅结构之间，且所述选择栅结构与相邻的所述存储栅结构电性隔离。通过对在相邻所述存储栅结构之间的所述选择栅结构施加电压，既能够在读操作在所述衬底内形成沟道，串联起各个存储栅结构，同时又能够隔离两侧的所述存储栅结构，避免相邻的所述存储栅结构之间发生相互串扰，有效提升器件结构的性能。
附图说明
[0020]图1是一种存储器结构的结构示意图；
[0021]图2是本专利技术实施例中存储器结构的结构示意图；
[0022]图3是本专利技术另一实施例中存储器结构的结构示意图。
具体实施方式
[0023]正如
技术介绍
所述，现有技术中形成的NAND存储器结构性能还有待提升。以下将结合附图进行具体说明。
[0024]图1是一种存储器结构的结构示意图。
[0025]请参考图1，包括：衬底100，所述衬底100包括沿第一方向X排布的第一区I、第二区II和第三区III，所述第二区II位于所述第一区I和所述第三区III之间；位于所述第二区II上若干相互分立的存储栅结构101，所述存储栅结构101包括存储层1011以及位于所述存储层1011上的控制栅层1012；位于所述第二区II内的若干掺杂层102，所述掺杂层102位于相邻的所述存储栅结构101之间；位于所述第二区II上的串选择线103和地选择线104，且所述串选择线103和所述地选择线104分别与所述存储栅结构101电性隔离；位于所述第一区I内的源极层105，所述源极层105与所述地选择线104相邻；以及位于所述第三区III内的漏极层106，所述漏极层106本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器结构，其特征在于，包括：衬底，所述衬底包括沿第一方向排布的第一区、第二区和第三区，所述第二区位于所述第一区和所述第三区之间；位于所述第二区上若干相互分立的存储栅结构，所述存储栅结构包括存储层以及位于所述存储层上的控制栅层；位于所述第二区上的若干选择栅结构，所述选择栅结构位于相邻的所述存储栅结构之间，且所述选择栅结构与相邻的所述存储栅结构电性隔离；位于所述第二区上的串选择线和地选择线，若干所述存储栅结构和若干所述选择栅结构位于所述串选择线和所述地选择线之间，且所述串选择线和所述地选择线分别与所述存储栅结构电性隔离；位于所述第一区内的源极层，所述源极层与所述地选择线相邻；以及位于所述第三区内的漏极层，所述漏极层与所述串选择线相邻。2.如权利要求1所述的存储器结构，其特征在于，所述存储层包括：浮栅层或ONO介质层。3.如权利要求2所述的存储器结构，其特征在于，当所述存储层为所述浮栅层时，所述存储栅结构还包括：位于所述浮栅层和所述衬底之间的隧穿氧化层；位于所述浮栅层和所述控制栅层之间的耦合介质层。4.如权利要求2所述的存储器结构，其特征在于，所述ONO介质层包括：隧穿氧化层、位于所述隧穿氧化层上的存储氮化层、以及位于所述存储氮化层上的阻挡氧化层。5.如权利要求1所述的存储器结构，其特征在于，还包括：位于所述衬底内的阱区，所述阱区横跨所述第一区、所述第二区和所述第三区，所述源极层和所述漏极层位于所述阱区内；所述源极层内的掺杂离子与所述阱区内的掺杂离子电学类型不同，所述漏极层内的掺杂离子与所述阱区内的掺杂离子电学类型不同。6.一种基于权利要求1至5任一项所述的存储器结构的操作方法，其特征在于，包括：对所述存储器结构进行数据的擦除、写入以及读取。7.如权利要求6所述的存储器结构的操作方法，其特征在于，当所述存储层为浮栅层或ONO介质层时，对所述存储器结构进行数据擦除的操作方法包括：对选中的所述存储栅结构接地Vgnd；对选中的所述选择栅结构、以及本次非选中的所述存储栅结构和所述选择栅结构施加第一正电压V1；对所述串选择线、所述地选择线、所述源极层以及所述漏极层设置为浮空状态。8.如权利要求7所述的存储器结构的操作方法，其特征在于，对所述存储器结构进行数据写入的操作方法包括：对选择的所述存储栅结构施加第二正电压V...

【专利技术属性】
技术研发人员：李冰寒，孔蔚然，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：