半导体器件的制造方法技术

本发明专利技术公开了一种半导体器件的制造方法，包括：步骤一、在半导体衬底上形成第一栅极结构；步骤二、进行第一次刻蚀工艺将第一栅极结构的至少一侧的半导体衬底刻蚀一定深度并形成第一凹槽；步骤三、进行应力记忆工艺，包括：步骤31、形成应力介质层，应力介质层覆盖在第一栅极结构的周侧表面并填充在第一凹槽中；步骤32、进行退火使应力介质层的应力转移到沟道区中。步骤33、去除应力介质层。本发明专利技术能增加应力介质层的应力向沟道区的转移的效果并从而能增加沟道载流子的迁移率；工艺简单，能方便加入到超级闪存的制造工艺中并从而有效改善闪存单元的读写操作性能。闪存单元的读写操作性能。闪存单元的读写操作性能。

【技术实现步骤摘要】
半导体器件的制造方法


[0001]本专利技术涉及一种半导体集成电路制造方法，特别涉及一种半导体器件的制造方法。

技术介绍

[0002]在半导体集成工艺中，一个完整芯片往往包括了数以百万的电子器件，而随着工艺的发展以及不断提升的应用要求，集成电路向微细化、多层化、平坦化、薄型化发展，而超大规模的集成电路中，仅仅几毫米的硅片上设计出上百万晶体管。而且随着对功能和速度的进一步提高，器件的尺寸也在进一步缩小，集成度也在进一步提高。
[0003]在38超级闪存(super flash，SF)存储器中,由于其特殊的结构其操作特点，使其表现出强于传统存储器的优点，如存储容量大，漏电小，集成度高等一系列优点。然而在实际测试过程中，38SF的闪存单元(cell)的编程和读取速度较慢，除了工艺需优化之外，增加沟道载流子迁移率也是一种行之有效的方法。因此，在工艺优化的同时提升闪存单元的沟道载流子的迁移率，可使得cell的读写能力更强。
[0004]如图1所示，是现有38SF的结构示意图；现有38超级闪存包括：
[0005]在半导体衬底101上本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，包括如下步骤：步骤一、提供半导体衬底，在所述半导体衬底上形成第一栅极结构，被所述第一栅极结构所覆盖的所述半导体衬底中形成有沟道区；步骤二、进行第一次刻蚀工艺将所述第一栅极结构的至少一侧的所述半导体衬底刻蚀一定深度并形成第一凹槽；步骤三、进行应力记忆工艺，包括如下分步骤：步骤31、形成应力介质层，所述应力介质层覆盖在所述第一栅极结构的周侧表面并填充在所述第一凹槽中；步骤32、进行退火使所述应力介质层的应力转移到所述沟道区中，在所述应力转移过程中，利用位于所述第一凹槽中的所述应力介质层会侧向作用所述沟道区的特点使应力转移后的所述沟道区中的应力增加；步骤33、去除所述应力介质层。2.如权利要求1所述的半导体器件的制造方法，其特征在于：所述半导体衬底包括硅衬底。3.如权利要求1所述的半导体器件的制造方法，其特征在于：所述第一栅极结构包括依次叠加的第一栅介质层和第一多晶硅栅。4.如权利要求1所述的半导体器件的制造方法，其特征在于：步骤二中，所述第一栅极结构的两侧分别为源区侧和漏区侧；所述第一凹槽位于所述第一栅极结构的源区侧；或者所述第一凹槽位于所述第一栅极结构的源区侧和漏区侧。5.如权利要求1所述的半导体器件的制造方法，其特征在于：步骤31中的所述应力介质层具有拉应力，半导体器件为N型器件，所述沟道区为P型掺杂区。6.如权利要求5所述的半导体器件的制造方法，其特征在于：所述应力介质层为具有拉应力的第一氮化硅层。7.如权利要求6所述的半导体器件的制造方法，其特征在于：在形成所述应力介质层之前还包括应力阻挡层的步骤，在所述第一凹槽中，所述应力阻挡层位于所述应力介质层和所述半导体衬底之间，以防止所述应力介质层对所述半导体衬底产生应力损伤。8.如权利要求7所述的半导体器件的制造方法，其特征在于：所述应力阻挡...

【专利技术属性】
技术研发人员：梁启超，田志，姬峰，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：