存储器及其制备方法、电子设备技术

本公开涉及一种存储器及其制备方法、电子设备。所述存储器，包括：衬底以及设置于衬底上的存储单元。存储单元包括：第一晶体管及第二晶体管。第一晶体管包括：第一栅极、第一沟道和存储栅极。第一栅极设置于衬底上，与第一读取信号线相连接。第一沟道位于第一栅极背离衬底的一侧，与第二读取信号线相连接。存储栅极位于第一沟道背离第一栅极的一侧。第二晶体管包括：第二沟道和第二栅极。第二沟道位于存储栅极背离衬底的表面，并分别与存储栅极、第二写入信号线相连接。第二栅极与第一写入信号线相连接。第二栅极和第二沟道中的至少之一为环绕型结构；第二栅极环绕第二沟道，或者第二沟道环绕第二栅极。本公开可以提高存储器的编程速度和擦除速度，以优化存储器性能。以优化存储器性能。以优化存储器性能。

【技术实现步骤摘要】
存储器及其制备方法、电子设备


[0001]本公开涉及半导体
，特别是涉及一种存储器及其制备方法、电子设备。

技术介绍

[0002]随着通讯技术和数字技术的发展，人们持续追求功耗更低、重量更轻和性能更佳的产品。NAND快闪存储器储器(简称闪存)作为一种非易失性存储器，可以采用三维结构以具有更高的存储密度和更低的成本，已成为存储
的重要发展趋势之一。
[0003]相关技术中，NAND闪存的基本存储单元为存储晶体管。该存储晶体管包括设置于控制栅极和源/漏极之间的浮动栅极或电荷捕获层。并且，通过向存储晶体管的控制栅极及导电沟道施加高压(例如20V)，可以基于F
‑
N隧穿(Fowler
‑
Nordheim Tunneling)原理或热注入(Thermal Injection)原理对浮动栅极进行电荷注入或电荷释放，从而实现数据的存储或擦除。然而，基于F
‑
N隧穿或热注入形成的电流较小，NAND闪存的编程速度和擦除速度均较低。

技术实现思路

[0004]基于此，本公开实施例提供了一种存储器及其制备方法、电子设备，可以提高存储器的编程速度和擦除速度，以优化存储器性能。
[0005]根据一些实施例，本公开一方面提供了一种存储器，包括：衬底以及设置于衬底上的多个存储单元、第一读取信号线、第二读取信号线、第一写入信号线和第二写入信号线。存储单元包括：第一晶体管以及位于第一晶体管背离衬底一侧的第二晶体管。第一晶体管包括：第一栅极、第一沟道和存储栅极。第一栅极设置于衬底上，与第一读取信号线相连接。第一沟道位于第一栅极背离衬底的一侧，与第二读取信号线相连接。存储栅极位于第一沟道背离第一栅极的一侧。第二晶体管包括：第二沟道和第二栅极。第二沟道位于存储栅极背离衬底的表面，并分别与存储栅极、第二写入信号线相连接。第二栅极与第一写入信号线相连接。第二栅极和第二沟道中的至少之一为环绕型结构；第二栅极环绕第二沟道，或者第二沟道环绕第二栅极。
[0006]根据一些实施例，第二沟道沿垂直衬底的方向的两端分别与存储栅极、第二写入信号线相连接。第二栅极环绕设置于第二沟道的侧壁上。
[0007]根据一些实施例，第二沟道在衬底上正投影的几何中心与存储栅极在衬底上正投影的几何中心重合或近似重合。第二沟道在衬底上正投影的外轮廓与存储栅极在衬底上正投影的外轮廓之间重合或具有间隔，且所述间隔小于或等于第一阈值。
[0008]根据一些实施例，第二栅极位于第二沟道背离存储栅极的一侧。第二沟道环绕第二栅极的至少部分侧壁。
[0009]根据一些实施例，第二栅极还位于第二写入信号线背离衬底的一侧。
[0010]根据一些实施例，第二写入信号线与第二读取信号线相连接。
[0011]根据一些实施例，存储单元的数量为多个。多个存储单元沿垂直衬底的方向堆叠
形成不同层。位于同一层的多个存储单元沿第一方向排布成行，沿第二方向排布成列，其中，第一方向和第二方向平行于衬底且相交。第一读取信号线和第一写入信号线沿第一方向延伸，第二读取信号线和第二写入信号线沿第二方向延伸。
[0012]根据一些实施例，任一列存储单元中的第一沟道串联分布，且各存储单元的第一沟道依次连接为一体结构。
[0013]根据一些实施例，多列存储单元对应分布有多条半导体走线；其中，第一沟道为半导体走线位于沟道区域的部分，与所述第一沟道相连接的第二读取信号线包括半导体走线位于连接区域的部分。
[0014]根据一些实施例，第二读取信号线还包括：层叠于半导体走线一侧且位于连接区域的金属走线。
[0015]根据一些实施例，存储器还包括：位于第一沟道和第一栅极之间的第一绝缘层，以及位于第一沟道和存储栅极之间的第二绝缘层。
[0016]根据一些实施例，第一沟道的材料包括多晶硅或金属氧化物半导体。第二沟道的材料包括金属氧化物半导体。
[0017]根据一些实施例，多行存储单元对应分布有多条第一金属线以及多条第二金属线。第一栅极与相连接的第一读取信号线分别为同一第一金属线位于不同区域的部分。第二栅极与相连接的第一写入信号线分别为同一第二金属线位于不同区域的部分。
[0018]根据一些实施例，本公开另一方面提供了一种存储器的制备方法，用于制备如上一些实施例所述的存储器。所述制备方法包括如下步骤。
[0019]提供衬底。
[0020]于衬底上形成第一栅极，以及与第一栅极相连接的第一读取信号线。
[0021]于第一栅极背离衬底的一侧形成第一沟道及与第一沟道相连接的第二读取信号线。
[0022]于第一沟道背离第一栅极的一侧形成存储栅极。
[0023]于存储栅极背离衬底的一侧分别形成第二沟道和第二栅极，以及与第二栅极相连接的第一写入信号线，与第二沟道相连接的第二写入信号线；其中，第二沟道与存储栅极相连接，第二栅极和第二沟道中的至少之一为环绕型结构；第二栅极环绕第二沟道，或者第二沟道环绕第二栅极。
[0024]由上，第一栅极、第一沟道及存储栅极共同构成第一晶体管；第二沟道及第二栅极共同构成第二晶体管；第一晶体管及第二晶体管共同构成存储单元。
[0025]根据一些实施例，所述于衬底上形成第一栅极，以及与第一栅极相连接的第一读取信号线，包括如下步骤。
[0026]于衬底内形成沿第一方向延伸的第一沟槽。
[0027]于第一沟槽内填充导电材料，形成第一栅极及第一读取信号线。
[0028]根据一些实施例，所述于第一栅极背离衬底的一侧形成第一沟道及与第一沟道相连接的第二读取信号线，包括如下步骤。
[0029]形成金属走线，金属走线位于沿列方向排布的相邻第一栅极之间并与第一栅极绝缘。
[0030]于金属走线背离衬底的表面以及第一栅极背离衬底的一侧形成半导体层。
[0031]图案化半导体层，形成半导体走线。半导体走线位于沟道区域的部分形成第一沟道。半导体走线覆盖金属走线的部分与金属走线共同构成第二读取信号线。
[0032]根据一些实施例，所述于第一栅极背离衬底的一侧形成第一沟道及与第一沟道相连接的第二读取信号线之前，所述制备方法还包括：形成覆盖第一栅极的第一绝缘层。
[0033]所述于第一栅极背离衬底的一侧形成第一沟道及与第一沟道相连接的第二读取信号线之后，所述于第一沟道背离第一栅极的一侧形成存储栅极之前，所述制备方法还包括：形成覆盖第一沟道及第二读取信号线的第二绝缘层。存储栅极形成于第二绝缘层背离第一沟道的表面。
[0034]根据一些实施例，所述于存储栅极背离衬底的一侧分别形成第二沟道和第二栅极，以及与第二栅极相连接的第一写入信号线，与第二沟道相连接的第二写入信号线，包括如下步骤。
[0035]形成覆盖存储栅极的第一介质层。
[0036]形成覆盖第一介质层的导电层，并图案化导电层，形成导电初始结构并暴露出部分第一介质层。
[0037]形成覆盖导电初始结构本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器，其特征在于，包括：衬底以及设置于所述衬底上的多个存储单元、第一读取信号线、第二读取信号线、第一写入信号线和第二写入信号线；所述存储单元包括：第一晶体管以及位于所述第一晶体管背离所述衬底一侧的第二晶体管；其中，所述第一晶体管包括：第一栅极，设置于所述衬底上，与所述第一读取信号线相连接；第一沟道，位于所述第一栅极背离所述衬底的一侧，与所述第二读取信号线相连接；存储栅极，位于所述第一沟道背离所述第一栅极的一侧；所述第二晶体管包括：第二沟道，位于所述存储栅极背离所述衬底的一侧，并分别与所述存储栅极、所述第二写入信号线相连接；第二栅极，与所述第一写入信号线相连接；所述第二栅极和所述第二沟道中的至少之一为环绕型结构；所述第二栅极环绕所述第二沟道，或者所述第二沟道环绕所述第二栅极。2.根据权利要求1所述的存储器，其特征在于，所述第二沟道沿垂直所述衬底的方向的两端分别与所述存储栅极、所述第二写入信号线相连接；所述第二栅极环绕设置于所述第二沟道的侧壁上。3.根据权利要求2所述的存储器，其特征在于，所述第二沟道在所述衬底上正投影的几何中心与所述存储栅极在所述衬底上正投影的几何中心重合或近似重合；所述第二沟道在所述衬底上正投影的外轮廓与所述存储栅极在所述衬底上正投影的外轮廓之间重合或具有间隔，且所述间隔小于或等于第一阈值。4.根据权利要求1所述的存储器，其特征在于，所述第二栅极位于所述第二沟道背离所述存储栅极的一侧，所述第二沟道环绕所述第二栅极的至少部分侧壁。5.根据权利要求4所述的存储器，其特征在于，所述第二栅极还位于所述第二写入信号线背离所述衬底的一侧。6.根据权利要求1所述的存储器，其特征在于，所述第二写入信号线与所述第二读取信号线相连接。7.根据权利要求1所述的存储器，其特征在于，所述存储单元的数量为多个；多个所述存储单元沿垂直所述衬底的方向堆叠形成不同层；位于同一层的多个所述存储单元沿第一方向排布成行，沿第二方向排布成列，其中，所述第一方向和所述第二方向平行于所述衬底且相交；所述第一读取信号线和所述第一写入信号线沿所述第一方向延伸；所述第二读取信号线和所述第二写入信号线沿所述第二方向延伸。8.根据权利要求7所述的存储器，其特征在于，任一列所述存储单元中的所述第一沟道串联分布，且各所述存储单元的所述第一沟道依次连接为一体结构。9.根据权利要求8所述的存储器，其特征在于，多列所述存储单元对应分布有多条半导体走线；其中，所述第一沟道为所述半导体走线位于沟道区域的部分，与所述第一沟道相连接的所述第二读取信号线包括同一所述半导体走线位于连接区域的部分。10.根据权利要求9所述的存储器，其特征在于，所述第二读取信号线还包括：层叠于所述半导体走线一侧且位于所述连接区域的金属走线。
11.根据权利要求1所述的存储器，其特征在于，所述存储器还包括：位于所述第一沟道和所述第一栅极之间的第一绝缘层，以及位于所述第一沟道和所述存储栅极之间的第二绝缘层。12.根据权利要求1所述的存储器，其特征在于，所述第一沟道的材料包括多晶硅或金属氧化物半导体；所述第二沟道的材料包括金属氧化物半导体。13.根据权利要求7所述的存储器，其特征在于，多行所述存储单元对应分布有多条第一金属线以及多条第二金属线；所述第一栅极与相连接的所述第一读取信号线分别为同一所述第一金属线位于不同区域的部分；所述第二栅极与相连接的所述第一写入信号线分别为同一所述第二金属线位于不同区域的部分。14.一种存储器的制备方法，其特征在于，包括：提供衬底；于所述衬底上形成第一栅极，以及与所述第一栅极相连接的第一读取信号线；于所述第一栅极背离所述衬底的一侧形成第一沟道及与所述第一沟道相连接的第二读取信号线；于所述第一沟道背离所述第一栅极的一侧形成存储栅极；于所述存储栅极背离所述衬底的一侧分别形成第二沟道和第二栅极，以及与所述第二栅极相连接的第一写入信号线，与所述第二沟道相连接的第二写入信号线；其中，所述第二沟道与所述存储栅极相连接，所述第二栅极和所述第二沟道中的至少之一为环绕型结构；所述第二栅极环绕所述第二沟道，或者所述第二沟道环绕所述第二栅极；其中，所述第一栅极、所述第一沟道及所述存储栅极共同构成第一晶体管；所述第二沟道及所述第二栅极共同构成第二晶体管；所述第一晶体管及所述第二晶体管共同构成存储单元。15.根据权利要求14所述的存储器的制备方法，其特征在于，所述于所述衬底上形成第一栅极，以及与所述第一栅极相连接的第一读取信号线，包括：于所述衬底内形成沿第一方向延伸的第一沟槽；于所述第一沟槽内填充导电材料，形成所述第一栅极及所述第一读取信号线。16.根据权利要求14所述的存储器的制备方法，...

【专利技术属性】
技术研发人员：戴瑾，朱正勇，
申请(专利权)人：北京超弦存储器研究院，
类型：发明
国别省市：