半导体装置制造方法及图纸

本发明专利技术提供一种半导体装置，能够抑制HVIC中由浪涌电压引起的电平转换元件的误动作。半导体装置具备：第一导电型的基体(1)；第二导电型的阱区(12)，其设置在基体上，形成有高电位侧电路；第二导电型的耐压区(2)，其以包围阱区的周围的方式设置；电平转换元件(10a)，其具有设置在基体上的第二导电型的漂移区(6a)、设置在漂移区的上部的第二导电型的载体接收区(7a)、与漂移区相接地设置的第一导电型的基区(3)、设置在基区上的第一栅极电极(9a)、以及设置在基区的上部的第二导电型的载体供给区(8a)；第一导电型的分离区(5a)，其设置在基体上的耐压区与漂移区之间；以及第二栅极电极，其设置在分离区上。其设置在分离区上。其设置在分离区上。

【技术实现步骤摘要】
半导体装置


[0001]本专利技术涉及一种半导体装置。

技术介绍

[0002]一般的高耐压集成电路(HVIC)在p型半导体基板上设置有n型阱区。在n型阱区设置有形成高电位侧电路(高边(high side)电路)的高电位侧电路区(高边电路区)，在包围n型阱区的p型区设置有形成低电位侧电路(低边(low side)电路)的低电位侧电路区(低边电路区)。在该n型阱区与p型区之间形成有被称为高耐压结终端(HVJT)的高耐压二极管，从而即使在高边电路区的电位比低边电路区的电位高数百V的情况下也正常地进行动作。
[0003]通常，在高边电路区的n型阱区上形成有p型阱区。p型阱区被施加作为高边电路的基准电位的VS电位，n型阱区被施加作为高边电路的电源电位的VB电位。
[0004]另外，需要用于从低边电路向高边电路进行信号传递的电平转换元件。电平转换元件一般由高耐压的n沟道MOSFET构成，该n沟道MOSFET具有设置于高边电路区侧的漏极区以及设置于低边电路区侧的栅极电极和源极区。电平转换元件的漏极电位(Dr电位)通过电平转换电阻来与VB电位连接。在电平转换元件的栅极断开时，电平转换元件的Dr电位比VS电位高，并且与VB电位大致等同(VB电位≈Dr电位＞VS电位)。另一方面，在电平转换元件的栅极接通时，电平转换元件的Dr电位比VB电位低，并且与VS电位大致等同(VB电位＞Dr电位≈VS电位)。
[0005]在被称为自屏蔽方式(SS方式)的结构的情况下，电平转换元件是利用HVJT的一部分来形成的。在高边电路区，除了被固定为VB电位的n型阱区和被固定为VS电位的p型阱区以外，还混合存在被固定为电平转换元件的Dr电位的n型漂移区。因此，需要将n型阱区与n型漂移区分离，该分离使用狭缝状的p型分离区。在该p型分离区由于表面电荷等而形成有反型层的情况下，VB电位与Dr电位被短路，在电平转换元件的栅极接通时无法正确地传递信号。
[0006]因此，已知的是，在p型分离区的上方设置屏蔽层以避免在p型分离区形成反型层(参照专利文献1和2)。专利文献1公开了将屏蔽层固定为电平转换元件的Dr电位的结构。专利文献2公开了将屏蔽层固定为VS电位的结构。
[0007]现有技术文献
[0008]专利文献
[0009]专利文献1：日本专利第3917211号说明书
[0010]专利文献2：日本专利第5733416号说明书

技术实现思路

[0011]专利技术要解决的问题
[0012]在以往的HVIC中，例如当对高边电路区的n型阱区施加负电压浪涌时表现出如下行为：电平转换元件的Dr电位暂时地增加，在超过VB电位之后转为下降而接近VS电位。此
时，如果Dr电位的下降量大，则存在以下情况：尽管未将电平转换元件的栅极接通，但是Dr电位变得与VS电位大致等同(Dr电位≈VS电位)，电平转换元件的输出发生误反转。
[0013]鉴于上述问题，本专利技术的目的在于提供一种能够抑制HVIC中由浪涌电压引起的电平转换元件的误动作的半导体装置。
[0014]用于解决问题的方案
[0015]本专利技术的一个方式为一种半导体装置，其主旨在于，具备：(a)第一导电型的基体；(b)第二导电型的阱区，其设置在基体上，形成有高电位侧电路；(c)第二导电型的耐压区，其以包围阱区的周围的方式设置，耐压区的杂质浓度比阱区的杂质浓度低；(d)电平转换元件，其具有设置在基体上的第二导电型的漂移区、设置在漂移区的上部且杂质浓度比漂移区的杂质浓度高的第二导电型的载体接收区、与漂移区相接地设置的第一导电型的基区、以与基区之间被绝缘的方式设置在基区上的第一栅极电极、以及设置在基区的上部的第二导电型的载体供给区；(e)第一导电型的分离区，其设置在基体上的耐压区与漂移区之间；以及(f)第二栅极电极，其以与分离区之间被绝缘的方式设置在分离区上，第二栅极电极被择一性地施加第一电位或比第一电位高的第二电位。
[0016]专利技术的效果
[0017]根据本专利技术，能够提供一种能够抑制HVIC中由浪涌电压引起的电平转换元件的误动作的半导体装置。
附图说明
[0018]图1是第一实施方式所涉及的半导体装置的电路图。
[0019]图2是第一实施方式所涉及的半导体装置的俯视图。
[0020]图3是以图2的A
‑
A
′
线切断的剖视图。
[0021]图4是以图2的A
‑
A
′
线切断的其它剖视图。
[0022]图5是表示施加了VB
‑
GND电压时的Dr
‑
VS电压的模拟结果的图表。
[0023]图6是第一实施方式所涉及的半导体装置的切换电路的电路图。
[0024]图7是第一实施方式所涉及的半导体装置的切换电路的动作的时序图。
[0025]图8是表示第一实施方式所涉及的半导体装置的Dr
‑
VS电压的变化的图表。
[0026]图9是第一比较例所涉及的半导体装置的剖视图。
[0027]图10是第二比较例所涉及的半导体装置的剖视图。
[0028]图11是第二实施方式所涉及的半导体装置的剖视图。
[0029]图12是第三实施方式所涉及的半导体装置的剖视图。
具体实施方式
[0030]下面，参照附图来对本专利技术的第一实施方式～第三实施方式进行说明。在附图的记载中，对相同或类似的部分标注相同或类似的附图标记，并省略重复的说明。但是，附图是示意性的，厚度与平面尺寸的关系、各层的厚度的比率等有时与实际不同。另外，在附图相互之间也可能包含尺寸的关系、比率不同的部分。另外，下面所示的第一实施方式～第三实施方式例示用于将本专利技术的技术思想具体化的装置、方法，本专利技术的技术思想并不将结构部件的材质、形状、构造、配置等特定为下述的材质、形状、构造、配置等。
[0031]在本说明书中，“载体供给区”是指场效应晶体管(FET)、静电感应晶体管(SIT)的源极区、绝缘栅型双极晶体管(IGBT)的发射极区等供给构成主电流的多数载流子的半导体区。另外，在静电感应(SI)晶闸管、门极可关断(GTO)晶闸管中，阳极区为载体供给区。此外，“载体接收区”是指FET、SIT的漏极区、IGBT的集电极区等接收构成主电流的多数载流子的半导体区。在SI晶闸管、GTO晶闸管中，阴极区作为载体接收区发挥功能。
[0032]另外，在本说明书中，上下等方向的定义仅是为了便于说明的定义，并不用于限定本专利技术的技术思想。例如，如果将对象旋转90
°
来观察，则上下的叫法变成左右，如果旋转180
°
来观察，则上下的叫法反过来，这是不言而喻的。
[0033]此外，在本说明书中，例示性地说明第一导电型为p型、第二导电型为n型的情况。但是，也可以将导电型选择为相反的关系，将第一导电型设为n型，将第二导电型设为p型。另外，标注于“n”、“p”的“+”本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其特征在于，具备：第一导电型的基体；第二导电型的阱区，其设置在所述基体上，形成有高电位侧电路；第二导电型的耐压区，其以包围所述阱区的周围的方式设置，所述耐压区的杂质浓度比所述阱区的杂质浓度低；电平转换元件，其具有设置在所述基体上的第二导电型的漂移区、设置在所述漂移区的上部且杂质浓度比所述漂移区的杂质浓度高的第二导电型的载体接收区、与所述漂移区相接地设置的第一导电型的基区、以与所述基区之间被绝缘的方式设置在所述基区上的第一栅极电极、以及设置在所述基区的上部的第二导电型的载体供给区；第一导电型的分离区，其设置在所述基体上的所述耐压区与所述漂移区之间；以及第二栅极电极，其以与所述分离区之间被绝缘的方式设置在所述分离区上，所述第二栅极电极被择一性地施加第一电位或比所述第一电位高的第二电位。2.根据权利要求1所述的半导体装置，其特征在于，所述第一电位为与所述高电位侧电路连接的电源的负极侧的电位以上且所述载体接收区的电位以下，所述第二电位为所述载体接收区的电位以上且所述电源的正极侧的电位以下。3.根据权利要求1或2所述的半导体装置，其...

【专利技术属性】
技术研发人员：田中贵英，
申请(专利权)人：富士电机株式会社，
类型：发明
国别省市：