半导体器件及其制造方法技术

本发明专利技术提供了一种半导体器件及其制备方法，应用于半导体领域中。具体的，在本发明专利技术提供的半导体器件的制造方法中，其通过在形成L型介质层之前增加了去除初始氧化层的步骤，进而避免了由于在形成堆叠结构两侧的L型介质层之前，位于堆叠结构两侧的半导体衬底表面上的初始氧化物的存在，导致L型介质层在横向方向的沉积厚度(横臂厚度)大于其纵向方向的沉积厚度(竖臂厚度)引发的后续刻蚀形成L型介质层时横向过刻蚀严重，形成的介质层不均匀的问题。形成的介质层不均匀的问题。形成的介质层不均匀的问题。

【技术实现步骤摘要】
半导体器件及其制造方法


[0001]本专利技术涉及半导体
，特别涉及一种半导体器件及其制造方法。

技术介绍

[0002]通常，半导体集成电路制造中通常需要将各种不同要求的半导体器件集成在一起进行制造，其中，半导体器件可以为具有栅极结构和源漏区的MOS晶体管。而在半导体器件中这可能存在多中堆叠结构，以及位于各堆叠结构两侧的形状为“L”型的膜层，例如，位于栅极堆叠结构两侧的ONO结构的侧墙结构，或者位于栅极堆叠结构两侧的二氧化硅侧墙结构。
[0003]并且，在实际应用中，在形成了所述形状为“L”型的膜层之后，通常还需要在该膜层的附近形成及其介质层以及位于介质层中的导电插塞(或称为金属插塞)CT。如果“L”型的膜层的形貌不理想(例如，“L”型膜层的厚度不均匀)，则在后续的介质填充工艺中就容易在形成的介质层中形成孔洞或缝隙，如图1中所示的介质层ILD中形成的孔洞C1，进而进一步造成导电插塞CT中的钨填充出现问题，如题1中所示的D1，最终引发存储器件flash区域出现上电问题，严重时最终导致flash功能失效的问题。r/>
技术实现思路
<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，至少包括如下步骤：提供一半导体衬底，所述半导体衬底的整个表面上形成有初始氧化物层和覆盖在所述初始氧化物层的表面上的至少一个分立的堆叠结构；确定所述初始氧化物层沿垂直于所述半导体衬底的表面方向的厚度值，并对包含所述初始氧化物层的半导体衬底进行相关后续工艺；根据所述厚度值和所述初始氧化物层所执行的后续工艺，确定完全去除所述堆叠结构两侧的初始氧化物层的刻蚀工艺参数，并刻蚀所述初始氧化物层，直至暴露出所述堆叠结构两侧所对应的半导体衬底的表面；在所述堆叠结构两侧的侧壁及其两侧所对应的半导体衬底的表面上形成厚度均匀的介质层。2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述介质层为单层膜结构或者为多层膜结构；当所述介质层为单层膜结构时，所述介质层的材料包括二氧化硅；当所述介质层为多层膜结构时，所述介质层为由氧化物层
‑
氮化物层
‑
氧化物层组成的ONO结构。3.如权利要求2所述的半导体器件的制造方法，其特征在于，当所述介质层为单层膜结构时，所述介质层的横臂厚度a与竖臂厚度b的比值小于1.1；或者，当所述介质层为ONO多层膜结构时，所述ONO结构中的覆盖在所述堆叠结构侧壁及其两侧所对应的半导体衬底的表面上的第一氧化物层的横臂厚度a与竖臂厚度b的比值小于1.1。4.如权利要求1所述的半导体器件的制造方法，其特征在于，对包含所述初始氧化物层的半导体衬底进行的相关后续工艺的步骤，包括：形成遮蔽所述堆叠结构顶面且暴露所述堆叠结构两侧所对应的半导体衬底表面上所覆盖的初始氧化物层的光刻胶层，并以所述光刻胶层为掩膜，对所述暴露出的初始氧化物层进行离子注入工艺和/或热氧化工艺。5.如权利要求4所述的半导体器件的制造方法，其特征在于，根据所述厚度值和所述初始氧化物层所执行的后续工艺，刻蚀所述初始氧化物层的刻蚀工艺为各向同性刻蚀的湿法刻蚀工艺或干法刻蚀工艺。6.如权利要求5所述的半导体器件的制造方法，其特征在于，根据所述厚度值和所述初始氧化物层所执行的后续工艺，确定完全去除所...

【专利技术属性】
技术研发人员：王卉，曹子贵，梁海林，张连宝，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：