半导体器件及其制造方法技术

技术编号:37678121 阅读:16 留言:0更新日期:2023-05-26 04:44
本发明专利技术提供了一种半导体器件及其制备方法,应用于半导体领域中。具体的,在本发明专利技术提供的半导体器件的制造方法中,其通过在形成L型介质层之前增加了去除初始氧化层的步骤,进而避免了由于在形成堆叠结构两侧的L型介质层之前,位于堆叠结构两侧的半导体衬底表面上的初始氧化物的存在,导致L型介质层在横向方向的沉积厚度(横臂厚度)大于其纵向方向的沉积厚度(竖臂厚度)引发的后续刻蚀形成L型介质层时横向过刻蚀严重,形成的介质层不均匀的问题。形成的介质层不均匀的问题。形成的介质层不均匀的问题。

【技术实现步骤摘要】
半导体器件及其制造方法


[0001]本专利技术涉及半导体
,特别涉及一种半导体器件及其制造方法。

技术介绍

[0002]通常,半导体集成电路制造中通常需要将各种不同要求的半导体器件集成在一起进行制造,其中,半导体器件可以为具有栅极结构和源漏区的MOS晶体管。而在半导体器件中这可能存在多中堆叠结构,以及位于各堆叠结构两侧的形状为“L”型的膜层,例如,位于栅极堆叠结构两侧的ONO结构的侧墙结构,或者位于栅极堆叠结构两侧的二氧化硅侧墙结构。
[0003]并且,在实际应用中,在形成了所述形状为“L”型的膜层之后,通常还需要在该膜层的附近形成及其介质层以及位于介质层中的导电插塞(或称为金属插塞)CT。如果“L”型的膜层的形貌不理想(例如,“L”型膜层的厚度不均匀),则在后续的介质填充工艺中就容易在形成的介质层中形成孔洞或缝隙,如图1中所示的介质层ILD中形成的孔洞C1,进而进一步造成导电插塞CT中的钨填充出现问题,如题1中所示的D1,最终引发存储器件flash区域出现上电问题,严重时最终导致flash功能失效的问题。

技术实现思路

[0004]本专利技术的目的在于提供一种半导体器件其制造方法,以解决由于在形成堆叠结构两侧的L型介质层之前,位于堆叠结构两侧的半导体衬底表面上的初始氧化物的存在,导致L型介质层在横向方向的沉积厚度(横臂厚度)大于其纵向方向的沉积厚度(竖臂厚度)引发的后续刻蚀形成L型介质层时横向过刻蚀严重,形成的介质层不均匀,以及CT中的金属W的损耗,最终引发存储器件flash区域出现上电问题,严重时最终导致flash功能失效的问题。
[0005]第一方面,为解决上述技术问题,本专利技术提供了一种半导体器件的制造方法,至少可以包括如下步骤:
[0006]提供一半导体衬底,所述半导体衬底的整个表面上形成有初始氧化物层和覆盖在所述初始氧化物层的表面上的至少一个分立的堆叠结构;
[0007]确定所述初始氧化物层沿垂直于所述半导体衬底的表面方向的厚度值,并对包含所述初始氧化物层的半导体衬底进行相关后续工艺;
[0008]根据所述厚度值和所述初始氧化物层所执行的后续工艺,确定完全去除所述堆叠结构两侧的初始氧化物层的刻蚀工艺参数,并刻蚀所述初始氧化物层,直至暴露出所述堆叠结构两侧所对应的半导体衬底的表面;
[0009]在所述堆叠结构两侧的侧壁及其两侧所对应的半导体衬底的表面上形成厚度均匀的介质层。
[0010]进一步的,所述介质层可以为单层膜结构,或者也可以为多层膜结构;当所述介质层为单层膜结构时,所述介质层的材料可以包括二氧化硅;当所述介质层为多层膜结构时,所述介质层可以为由氧化物层

氮化物层

氧化物层组成的ONO结构。
[0011]进一步的,当所述介质层为单层膜结构时,所述介质层的横臂厚度a与竖臂厚度b的比值可以小于1.1;或者,当所述介质层为ONO多层膜结构时,所述ONO结构中的覆盖在所述堆叠结构侧壁及其两侧所对应的半导体衬底的表面上的第一氧化物层的横臂厚度a与竖臂厚度b的比值可以小于1.1。
[0012]进一步的,对包含所述初始氧化物层的半导体衬底进行的相关后续工艺的步骤,可以包括:
[0013]形成遮蔽所述堆叠结构顶面且暴露所述堆叠结构两侧所对应的半导体衬底表面上所覆盖的初始氧化物层的光刻胶层,并以所述光刻胶层为掩膜,对所述暴露出的初始氧化物层进行离子注入工艺和/或热氧化工艺。
[0014]进一步的,根据所述厚度值和所述初始氧化物层所执行的后续工艺,刻蚀所述初始氧化物层的刻蚀工艺可以为各向同性刻蚀的湿法刻蚀工艺或干法刻蚀工艺。
[0015]进一步的,根据所述厚度值和所述初始氧化物层所执行的后续工艺,确定完全去除所述堆叠结构两侧的初始氧化物层的刻蚀工艺参数的步骤,可以包括:
[0016]预先建立包含针对不同氧化物层的厚度值所对应的不同刻蚀工艺参数值的数据库,所述数据库中包含多个厚度值区间和每个所述厚度值区间与刻蚀工艺参数值的对应关系;
[0017]在所述数据库中查找所述确定出的初始氧化物层的厚度值所对应的厚度值区间,并根据所述厚度值区间与参考刻蚀工艺参数值的对应关系,确定刻蚀所述初始氧化物层的刻蚀工艺的第一参数值。
[0018]进一步的,所述刻蚀工艺的工艺参数可以包括刻蚀时间,所述刻蚀时间可以为:所述初始氧化物层的厚度与预设的平均刻蚀速率ER的比值。
[0019]进一步的,在确定出刻蚀所述初始氧化物层的刻蚀工艺的第一参数值之后,所述制造方法还可以包括:对所述半导体衬底进行湿法清洗工艺。
[0020]进一步的,所述对所述半导体衬底进行湿法清洗工艺的步骤,可以包括:
[0021]根据对所述暴露出的初始氧化物层进行的离子注入工艺和/或热氧化工艺对刻蚀速率的影响,确定所述湿法清洗工艺的工艺时间,该工艺参数为第二参数值。
[0022]进一步的,所述刻蚀所述初始氧化物层,直至暴露出所述堆叠结构两侧所对应的半导体衬底的表面的步骤,可以包括:
[0023]根据所述第二参数值,动态调整所述第一参数值,并对所述初始氧化物层进行调整后的第一参数值的干法或湿法刻蚀工艺,之后再进一步对所述半导体衬底进行工艺时间为所述第二参数值的湿法清洗工艺,以完全去除所述堆叠结构两侧的初始氧化物层。
[0024]进一步的,本专利技术所提供的所述半导体器件的制造方法还可以包括:
[0025]在所述半导体衬底上形成层间介质层,刻蚀所述层间介质层,以在所述层间介质层中形成用于电性外接所述堆叠结构两侧所对应的半导体衬底所定义的半导体器件的电极的开口,之后再在所述开口中填充金属钨以形成金属插塞。
[0026]第二方面,在基于与上述提供的所述半导体器件的制造方法相同的专利技术构思的情况下,本专利技术还提供了一种半导体器件,其具体可以为采用如上所述的半导体器件的制造方法制备而成的在堆叠结构两侧形成有厚度均匀的介质层的半导体器件。
[0027]与现有技术相比,本专利技术的技术方案至少具有以下有益效果之一:
[0028]在本专利技术提供的半导体器件的制造方法中,其通过在形成L型介质层之前增加了去除初始氧化层的步骤,进而避免了由于在形成堆叠结构两侧的L型介质层之前,位于堆叠结构两侧的半导体衬底表面上的初始氧化物的存在,导致L型介质层在横向方向的沉积厚度(横臂厚度)大于其纵向方向的沉积厚度(竖臂厚度)引发的后续刻蚀形成L型介质层时横向过刻蚀严重,形成的介质层不均匀的问题。
[0029]并且,由于本专利技术提供的制造方法可以通过所述初始氧化物层的厚度值以及在去除该初始氧化物层之前所执行的各半导体工艺对刻蚀时间的影响,对刻蚀所述初始氧化物层的刻蚀工艺的刻蚀时间进行动态调整,从而实现完全去除初始氧化物层的目的,进而实现在半导体衬底上的半导体结构(堆叠结构)两侧上形成厚度均匀的L型介质层,进一步避免了后续步骤形成的导电插塞CT中的钨填充出现问题,最终引发存储器件flash区域出现上电问题,以及本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制造方法,其特征在于,至少包括如下步骤:提供一半导体衬底,所述半导体衬底的整个表面上形成有初始氧化物层和覆盖在所述初始氧化物层的表面上的至少一个分立的堆叠结构;确定所述初始氧化物层沿垂直于所述半导体衬底的表面方向的厚度值,并对包含所述初始氧化物层的半导体衬底进行相关后续工艺;根据所述厚度值和所述初始氧化物层所执行的后续工艺,确定完全去除所述堆叠结构两侧的初始氧化物层的刻蚀工艺参数,并刻蚀所述初始氧化物层,直至暴露出所述堆叠结构两侧所对应的半导体衬底的表面;在所述堆叠结构两侧的侧壁及其两侧所对应的半导体衬底的表面上形成厚度均匀的介质层。2.如权利要求1所述的半导体器件的制造方法,其特征在于,所述介质层为单层膜结构或者为多层膜结构;当所述介质层为单层膜结构时,所述介质层的材料包括二氧化硅;当所述介质层为多层膜结构时,所述介质层为由氧化物层

氮化物层

氧化物层组成的ONO结构。3.如权利要求2所述的半导体器件的制造方法,其特征在于,当所述介质层为单层膜结构时,所述介质层的横臂厚度a与竖臂厚度b的比值小于1.1;或者,当所述介质层为ONO多层膜结构时,所述ONO结构中的覆盖在所述堆叠结构侧壁及其两侧所对应的半导体衬底的表面上的第一氧化物层的横臂厚度a与竖臂厚度b的比值小于1.1。4.如权利要求1所述的半导体器件的制造方法,其特征在于,对包含所述初始氧化物层的半导体衬底进行的相关后续工艺的步骤,包括:形成遮蔽所述堆叠结构顶面且暴露所述堆叠结构两侧所对应的半导体衬底表面上所覆盖的初始氧化物层的光刻胶层,并以所述光刻胶层为掩膜,对所述暴露出的初始氧化物层进行离子注入工艺和/或热氧化工艺。5.如权利要求4所述的半导体器件的制造方法,其特征在于,根据所述厚度值和所述初始氧化物层所执行的后续工艺,刻蚀所述初始氧化物层的刻蚀工艺为各向同性刻蚀的湿法刻蚀工艺或干法刻蚀工艺。6.如权利要求5所述的半导体器件的制造方法,其特征在于,根据所述厚度值和所述初始氧化物层所执行的后续工艺,确定完全去除所...

【专利技术属性】
技术研发人员:王卉曹子贵梁海林张连宝
申请(专利权)人:上海华虹宏力半导体制造有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1