半导体器件的接触特征及其形成方法技术

本公开涉及半导体器件的接触特征及其形成方法。一种方法包括在外延源极/漏极区域之上形成电介质层，在电介质层中形成开口。开口暴露外延源极/漏极区域的一部分。在开口的侧壁和底部上形成阻挡层。对开口的侧壁和底部执行氧化工艺。氧化工艺将阻挡层的一部分转化为氧化阻挡层，并将电介质层的与所述氧化阻挡层相邻的部分转化为衬垫层。去除氧化阻挡层。以自下而上的方式用导电材料填充开口，导电材料与衬垫层实体接触。与衬垫层实体接触。与衬垫层实体接触。

【技术实现步骤摘要】
半导体器件的接触特征及其形成方法


[0001]本公开总体涉及半导体器件的接触特征及其形成方法。

技术介绍

[0002]半导体器件被用于各种电子应用中，例如，个人计算机、蜂窝电话、数码相机、以及其他电子设备。半导体器件通常通过以下方式来制造：在半导体衬底之上顺序地沉积材料的绝缘层或电介质层、导电层和半导体层，并使用光刻对各个材料层进行图案化以在其上形成电路组件和元件。
[0003]半导体行业通过不断减小最小特征尺寸来不断提高各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许将更多的组件集成到给定面积中。

技术实现思路

[0004]根据本公开的一个方面，提供了一种形成半导体器件的方法，包括：在外延源极/漏极区域之上形成电介质层；在电介质层中形成开口，所述开口暴露所述外延源极/漏极区域的一部分；在所述开口的侧壁和底部上形成阻挡层；对所述开口的侧壁和底部执行氧化工艺，所述氧化工艺将所述阻挡层的一部分转化为氧化阻挡层，并将所述电介质层的与所述氧化阻挡层相邻的部分转化为衬垫层；去除所述氧化阻挡层；以及以自下而上的方式用导电材料填充所述开口，所述导电材料与所述衬垫层实体接触。
[0005]根据本公开的另一方面，提供了一种形成半导体器件的方法，包括：在导电特征之上形成电介质层；在所述电介质层中蚀刻开口，所述开口暴露所述导电特征，所述蚀刻在所述开口的侧壁上形成残留物，所述残留物包括所述导电特征的一部分；对所述开口的侧壁和底部执行氧化工艺，所述氧化工艺将所述导电特征的位于所述开口的底部的部分转化为氧化层，将所述残留物转化为氧化残留物，并将所述电介质层的位于所述开口的侧壁的部分转化为衬垫层；去除所述氧化层以暴露所述导电特征；去除所述氧化残留物以暴露所述衬垫层；以及自下而上地用导电材料填充所述开口，所述导电材料与所述衬垫层实体接触。
[0006]根据本公开的又一方面，提供了一种半导体器件，包括：电介质层，在外延源极/漏极区域之上；接触特征，在所述电介质层中并且电耦合至所述外延源极/漏极区域，其中，所述接触特征包括：导电材料；以及阻挡层，沿所述导电材料的底表面延伸并与所述导电材料的底表面实体接触；以及衬垫层，沿所述导电材料的侧壁和所述电介质层的侧壁延伸并与所述导电材料的侧壁和所述电介质层的侧壁实体接触。
附图说明
[0007]在结合附图阅读时，可以通过下面的具体描述来最佳地理解本公开的各方面。应当注意，根据该行业的标准惯例，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可能被任意增大或减小。
[0008]图1示出了根据一些实施例的三维视图中FinFET的示例。
[0009]图2、图3、图4、图5、图6、图7、图8、图9A、图9B、图10A、图10B、图11A、图11B、图11C、图12A、图12B、图12C、图13A、图13B、图13C、图14A、图14B、图14C、图15A、图15B、图15C、图15D、图16A、图16B、图16C、图17A、图17B、图17C、图18A、图18B、图18C、图19A、图19B、图19C、图20A、图20B和图20C是根据一些实施例的制造FinFET器件的中间阶段的截面图。
[0010]图21A、图21B、图22A、图22B、图23A、图23B、图24A、图24B、图25A、图25B、图26A、图26B、图27A、图27B、图28A、图28B、图29A、图29B、图30A、图30B、图31A和图31B是根据一些实施例的制造接触特征的中间阶段的截面图。
[0011]图32A和图32B是根据一些实施例的接触特征的截面图。
[0012]图33A和图33B是根据一些实施例的接触特征的截面图。
[0013]图34
‑
图38是根据一些实施例的制造接触特征的中间阶段的截面图。
[0014]图39是根据一些实施例的接触特征的截面图。
[0015]图40
‑
图44是根据一些实施例的制造接触特征的中间阶段的截面图。
[0016]图45是根据一些实施例的接触特征的截面图。
[0017]图46
‑
图53是根据一些实施例的制造接触特征的中间阶段的截面图。
[0018]图54是根据一些实施例的接触特征的截面图。
具体实施方式
[0019]下面的公开内容提供了用于实现本专利技术的不同特征的许多不同的实施例或示例。下文描述了组件和布置的具体示例以简化本公开。当然，这些仅是示例而不意在进行限制。例如，在下面的描述中，在第二特征上方或之上形成第一特征可包括以直接接触的方式形成第一特征和第二特征的实施例，并且还可包括可以在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。此外，本公开可以在各个示例中重复参考数字和/或字母。该重复是出于简单和清楚的目的，并且其本身不指示所讨论的各种实施例和/或配置之间的关系。
[0020]此外，本文可使用空间相关术语(例如，“下方”、“之下”、“低于”、“以上”、“上部”等)，以易于描述图中所示的一个要素或特征相对于另外(一个或多个)要素或(一个或多个)特征的关系。这些空间相关术语意在涵盖器件在使用或工作中除了图中所示朝向之外的不同朝向。装置可能以其他方式定向(旋转90度或处于其他朝向)，并且本文中所用的空间相关描述符同样可被相应地解释。
[0021]以下将结合特定上下文描述实施例，即，半导体器件的接触特征(例如，源极/漏极接触插塞、栅极/漏极接触插塞、栅极接触插塞、源极/漏极和栅极过孔等)及其形成方法。本文提出的各种实施例是在使用后栅极工艺(gate
‑
last process)形成的鳍式场效应晶体管(FinFET)器件的上下文中进行讨论的。在其他实施例中，可以使用先栅极工艺(gate
‑
first process)。然而，代替FinFET或与FinFET结合使用，各种实施例可以应用于包括其他类型晶体管的管芯，例如栅极全环绕(GAA)晶体管(例如，纳米结构(如，纳米片、纳米线等)场效应晶体管(NSFET))。在一些实施例中，在接触特征的形成期间，对接触开口的侧壁执行表面改性和蚀刻工艺，以去除在接触开口形成期间保留在接触开口的侧壁上的阻挡层/粘附层或金属材料的侧壁部分。通过对接触开口的侧壁执行表面改性(例如，氧化工艺)和蚀刻工艺，减少或避免了在接触开口中形成接触特征的选择性金属沉积/生长工艺的选择性损失。本
文讨论的各种实施例允许在接触开口中选择性地自下而上沉积/生长接触特征以实现低电阻接触特征，减少或避免了接缝或空隙形成，增加了接触特征的晶粒尺寸，并提高了良率。
[0022]图1示出了根据一些实施例的三维视图中FinFET的示例。该FinFET包括位于衬底50(例如，半导体衬底)上的鳍52。隔离区域56被设置在衬底50中，并且鳍52从相邻的隔离区域56之间突出并高于这些相邻的隔离区域56。虽然隔本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成半导体器件的方法，包括：在外延源极/漏极区域之上形成电介质层；在电介质层中形成开口，所述开口暴露所述外延源极/漏极区域的一部分；在所述开口的侧壁和底部上形成阻挡层；对所述开口的侧壁和底部执行氧化工艺，所述氧化工艺将所述阻挡层的一部分转化为氧化阻挡层，并将所述电介质层的与所述氧化阻挡层相邻的部分转化为衬垫层；去除所述氧化阻挡层；以及以自下而上的方式用导电材料填充所述开口，所述导电材料与所述衬垫层实体接触。2.根据权利要求1所述的方法，还包括：在形成所述阻挡层之前，在所述开口的底部上形成硅化物层。3.根据权利要求1所述的方法，还包括：在执行所述氧化工艺之前，在所述阻挡层和所述电介质层之间的界面处形成含金属层。4.根据权利要求3所述的方法，其中，所述氧化工艺进一步将所述含金属层转化为氧化含金属层。5.根据权利要求4所述的方法，还包括：在用所述导电材料填充所述开口之前，去除所述氧化含金属层以暴露所述衬垫层。6.根据权利要求1所述的方法，其中，所述衬垫层是连续层。7.根据权利要求1所述的方法，其中，所述衬垫层是不连续层。8.一种形成半...

【专利技术属性】
技术研发人员：陈品彣，钟长廷，赵翊翔，温钰婷，杨凯杰，葛于臣，徐鹏皓，郑雅忆，洪敏修，黄俊贤，林威戎，张志维，蔡明兴，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：