一种半导体装置及该半导体装置的制造方法，其中，准备具有半导体基板（８）、外部连接用电极（１４ａ）、以及覆盖上述外部连接用电极（１４ａ）的电极覆盖层（７）的半导体构成体（６），并且，准备具有形成有与外部连接用电极（１４ａ）对应的第１开口部（５）的布线（２）的底板（５２）。将半导体构成体（６）固定在上述底板（５２）上之后，除去底板（５２），在布线（２）的第１开口部（５）所对应的电极覆盖层（７）上形成到达外部连接用电极（１４ａ）的第２开口部（１７）。之后，形成将布线（２）和外部连接用电极（１４ａ）电连接的连接导体（２２）。
【技术实现步骤摘要】
本专利技术涉及一种。
技术介绍
为了增大半导体装置的安装密度，采用将称作CSP(芯片级封装ChipScale Package)的半导体构成体设置在比该半导体构成体平面尺寸更大的 底板上的方法。日本公开专利2004—71998号公报公开有这样的半导体装 置的结构以及制造方法。在该现有技术公开的半导体装置中，在半导体构 成体的周围的底板上设置有绝缘层。在半导体构成体以及绝缘层上设置有 上层绝缘膜。上层绝缘膜上设置上层布线，该上层布线连接于半导体构成 体的外部连接用电极(柱状电极)。在上述以往的半导体装置的制造方法中，在其尺寸能够形成多个完成 的半导体装置的底板上配置多个半导体构成体，形成绝缘层以及上层绝缘 膜，并在上层绝缘膜上形成上层布线。因此，在上层绝缘膜上形成上层布 线时，半导体构成体已经埋入上层绝缘膜下。因此，在形成上层布线后，在进行上层布线的检查的结果被判定为不 良的情况下，不得不废弃优良的、价格比较高的半导体构成体，其已经埋 入判定为上述不良的上层布线下的上层绝缘膜下。其结果是，如果考虑上 述结构的半导体装置的合格率，不得不使上层布线成型的合格率要求变得 极为严格。例如，50 70um尺度下形成布线的合格率的现状为80 85。/。，而从上 述结构的半导体装置的成本面来说，合格率要求为99.5%以上，该要求不能 被满足。特别是，伴随着布线的细微化的进行，正在寻求能够适用于30 50ym尺度、15 25um尺度的方法
技术实现思路
因此，本专利技术的目的是提供一种能够提高整体合格率的半导体装置的 制造方法。根据本专利技术，提供了一种具有以下部分的半导体装置半导体构成体 (6)，具有半导体基板(8)、设置于上述半导体基板(8)上的外部连接用电极(14a)、以及形成有使上述外部连接用电极(14a)的至少一部分露出 的第2开口部(17)的电极覆盖层(7);绝缘层(34)，形成于上述半导体 构成体(6)的周围；布线(2)，横跨上述半导体构成体(6)下以及上述 绝缘层(34)下地形成，并具有连接垫片部(2a)，该连接垫片部(2a)形 成有与上述外部连接用电极(14a)对应的第1开口部(5);和连接导体(22)， 经由上述第2开口部(17)以及上述第l开口部(5)将上述外部连接用电 极(14a)以及上述布线(2)电连接。并且，本专利技术提供一种半导体装置的制造方法，根据该制造方法，准 备半导体构成体(6)的工序，该半导体构成体(6)具有半导体基板(8)、 设置于上述半导体基板(8)上的外部连接用电极(14a)、以及覆盖上述外 部连接用电极(14a)的电极覆盖层(7);准备具有布线(2)的底板(52) 的工序，上述布线(2)具有形成有与外部连接用电极(14a)对应的第1 开口部(5)的连接垫片部(2a);将半导体构成体(6)固定于上述底板(52) 上的工序；在上述半导体构成体的周围的上述底板(52 )上形成绝缘层(34) 的工序；除去上述底板(52)的工序；将到达上述外部连接用电极(14a) 的第2开口部(17)形成在与上述布线(2)的上述第1开口部(5)对应 的上述半导体构成体(6)的上述电极覆盖层(7)上的工序；和形成连接 导体(22)的工序，该连接导体(22)将上述布线(2)与上述外部连接用 电极(14a)电连接。专利技术效果根据本专利技术，在分别形成具有外部连接用电极的半导体构成体以及布 线并将这两者固定之后，进行外部连接用电极与布线的电连接，所以，在 搭载半导体构成体前，能够进行布线的检查，由此，能够提高整体的合格率。附图说明6图1是本专利技术的第1实施方式的半导体装置的截面图。图2是图1所示的半导体装置的制造方法的一个例子，是最初准备的 装置的截面图。图3 (A)是图2的后续工序的截面图，图3 (B)是其仰视图。图4是图3的后续工序的截面图。图5是图4的后续工序的截面图。图6是图5的后续工序的截面图。图7是图6的后续工序的截面图。图8是图7的后续工序的截面图。图9是图8的后续工序的截面图。图10是图9的后续工序的截面图。图11是图10的后续工序的截面图。图12是图11的后续工序的截面图。图13是图12的后续工序的截面图。图14是图13的后续工序的截面图。图15是本专利技术的第2实施方式的半导体装置的截面图。图16是图15所示的半导体装置的制造方法的一个例子，是最初准备 的装置的截面图。图17是图16的后续工序的截面图。图18是图17的后续工序的截面图。图19是图18的后续工序的截面图。图20是图19的后续工序的截面图。图21是图20的后续工序的截面图。图22是图21的后续工序的截面图。图23是本专利技术的第3实施方式的半导体装置的截面图。图24是图23所示的半导体装置的制造方法的一个例子，是最初准备 的装置的截面图。图25是图24的后续工序的截面图。图26是图25的后续工序的截面图。图27是图26的后续工序的截面图。图28是图27的后续工序的截面图。图29是图28的后续工序的截面图。图30是图29的后续工序的截面图。图31是图30的后续工序的截面图。图32是图31的后续工序的截面图。图33是图32的后续工序的截面图。图34是本专利技术的第4实施方式的半导体装置的截面图。图35是本专利技术的第5实施方式的半导体装置的截面图。图36是图35所示的半导体装置的制造方法的一个例子，是最初工序 的截面图。图37是图36的后续工序的截面图。图38是图37的后续工序的截面图。图39是图38的后续工序的截面图。图40是图39的后续工序的截面图。图41是图40的后续工序的截面图。图42是本专利技术的第6实施方式的半导体装置的截面图。图43是本专利技术的第7实施方式的半导体装置的截面图。图44是图43所示的半导体装置的制造方法的一个例子，是规定工序 的截面图。图45是图44的后续工序的截面图。图46是图45的后续工序的截面图。图47是图46的后续工序的截面图。图48是本专利技术的第8实施方式的半导体装置的截面图。图49是图48所示的半导体装置的制造方法的一个例子，是规定工序 的截面图。图50是图49的后续工序的截面图。图51是图50的后续工序的截面图。图52是图51的后续工序的截面图。图53是本专利技术的第9实施方式的半导体装置的截面图。图54是本专利技术的第10实施方式的半导体装置的截面图。8图55是本专利技术的第11实施方式的半导体装置的截面图。 图56是本专利技术的第12实施方式的半导体装置的截面图。 图57是本专利技术的第13实施方式的半导体装置的截面图。 图58是本专利技术的第14实施方式的半导体装置的截面图。附图标记1下层绝缘膜(绝缘膜)2第l下层布线(布线)5开口部(第l开口部)6半导体构成体7粘结层(电极覆盖层)8硅基板9连接垫片10绝缘膜12保护膜14布线17开口部(第2开口部)21第2下层布线22连接垫片部(连接导体)28开口部(第3开口部)31下层覆盖涂层膜33锡球34绝缘层35上层绝缘膜36上层布线39上层覆盖涂层膜41贯通孔42上下导通部51、 52底板57副底板9具体实施例方式(第1实施方式)图1表示作为本专利技术第1实施方式的半导体装置的截面图。该半导体 装置具有环氧系树脂、聚酰亚胺系树脂、以及由玻璃布基材环氧树脂等构成的平面方形的绝缘膜1。第1下层布线(布本文档来自技高网...
【技术保护点】
一种半导体装置，其特征在于，具有： 半导体构成体（６），具有半导体基板（８）、设置于上述半导体基板（８）上的外部连接用电极（１４ａ）、以及形成有使上述外部连接用电极（１４ａ）的至少一部分露出的第２开口部（１７）的电极覆盖层（７）； 绝缘层（３４），形成于上述半导体构成体（６）的周围； 布线（２），横跨上述半导体构成体（６）下以及上述绝缘层（３４）下地形成，并具有连接垫片部（２ａ），该连接垫片部（２ａ）形成有与上述外部连接用电极（１４ａ）对应的第１开口部（５） ；和 连接导体（２２），经由上述第２开口部（１７）以及上述第１开口部（５）将上述外部连接用电极（１４ａ）以及上述布线（２）电连接。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：定别当裕康，
申请(专利权)人：卡西欧计算机株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。