结型场效应晶体管及其制造方法、芯片技术

本发明专利技术提供一种结型场效应晶体管及其制造方法、芯片，在源漏之间形成了环绕第三掺杂区（即沟道）的掺杂区环，由此使得该结型场效应晶体管的夹断电压由所述第三掺杂区在垂直于轴向和半导体衬底厚度方向的径向上的线宽（即掺杂区环在该方向上的内径）决定，由此，在JEFT在该径向上的夹断电压不高于其在半导体衬底厚度方向上的夹断电压的前提下，通过第三掺杂区在该径向上的线宽的可调可控，就能成功实现JFET夹断电压的可调可控，从而利于实现所需的JFET和芯片的性能。进一步地，即使该JFET是现有120V BCD等BCD工艺平台上寄生集成的JFET，显然也能成功实现JFET夹断电压的可调可控。显然也能成功实现JFET夹断电压的可调可控。显然也能成功实现JFET夹断电压的可调可控。

【技术实现步骤摘要】
结型场效应晶体管及其制造方法、芯片


[0001]本专利技术涉及半导体制造
，特别涉及一种结型场效应晶体管及其制造方法、芯片。

技术介绍

[0002]BCD（Bipolar
‑
CMOS
‑
DMOS）工艺技术是一项重要的功率集成电路制造技术，其能够在同一颗芯片上整合三种不同制造技术，具体是将用于高精度处理模拟信号的双极型晶体管(Bipolar Junction Transistor，BJT)、用于设计数字控制电路的互补金属氧化物半导体晶体管(Complementary Metal Oxide Semiconductor，CMOS)、用于开发电源和高压开关器件的双扩散金属氧化物半导体晶体管（Double
‑
diffused Metal Oxide Semiconductor，DMOS）等高压功率晶体管及各种电阻、电容、二极管等电子元件集成在同一芯片。BCD中Z整合的BJT、CMOS、DMOS等各种元件能互相取长补短，发挥各自的优势，给芯片整体上带来诸多优点，例如：提高可靠性，降低电磁干扰，缩本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种结型场效应晶体管，其特征在于，包括以下结构：半导体衬底；第一导电类型的掺杂区环，形成在所述半导体衬底中，所述掺杂区环的轴向垂直于所述半导体衬底的厚度方向；第二导电类型的第二掺杂区，形成在所述掺杂区环的轴向上的两端外侧的所述半导体衬底中；第二导电类型的第三掺杂区，形成在所述掺杂区环及其两端的所述第二掺杂区共同包围的半导体衬底中；第二导电类型的源极和第二导电类型的漏极，所述源极形成在所述掺杂区环一端的所述第二掺杂区中，所述漏极形成在所述掺杂区环另一端的所述第二掺杂区中；栅极，形成在所述掺杂区环的表层中；其中，所述第三掺杂区在垂直于所述轴向和所述厚度方向的径向上的线宽决定所述结型场效应晶体管所需的夹断电压大小。2.如权利要求1所述的结型场效应晶体管，其特征在于，所述半导体衬底包括基底和形成在所述基底上的第一导电类型的外延层，所述掺杂区环、所述第二掺杂区和所述第三掺杂区均形成在所述外延层中。3.如权利要求2所述的结型场效应晶体管，其特征在于，所述掺杂区环包括位于所述第三掺杂区下方的外延层，还包括：第一导电类型的第一掺杂区，在所述径向上相间地形成在所述第三掺杂区两侧的半导体衬底中；以及，第一导电类型的第四掺杂区，形成在所述第三掺杂区上方的外延层中。4.如权利要求1所述的结型场效应晶体管，其特征在于，所述栅极包括形成在所述掺杂区环的表层中的第一导电类型的掺杂区。5.如权利要求1所述的结型场效应晶体管，其特征在于，所述结型场效应晶体管所需的夹断电压为所述结型场效应晶体管在所述轴向上的夹断电压，且所述结型场效应晶体管在所述厚度方向上的夹断电压不高于所述结型场效应晶体管在所述轴向上的夹断电压。6.如权利要求1
‑
5中任一项所述的结型场效应晶体管，其特征在于，所述结型场效应晶体管为芯片上寄生集成的结型场效应晶体管，所述结型场效应晶体管的各个结构均是在制作所述芯片的相应半导体元件时同步形成的。7.如权利要求6所述的结型场效应晶体管，其特征在于，所述半导体元件包括双极型晶体管、互补金属氧化物半导体晶体管、双扩散金属氧化物半导体晶体管、...

【专利技术属性】
技术研发人员：何隽，
申请(专利权)人：中芯先锋集成电路制造绍兴有限公司，
类型：发明
国别省市：