硅通孔的形成方法、半导体元件的形成方法及半导体元件技术

本发明专利技术提出一种硅通孔的形成方法、半导体元件的形成方法及半导体元件，在基底中形成第一阻挡层、第二阻挡层、第三阻挡层，并去除第二阻挡层形成气隙间。本申请提供的硅通孔的形成方法，其具有气隙间，该方法一方面保留硅通孔中阻挡层与导电层的接触关系；另一方面，去除第二阻挡层时导电层被第三阻挡层保护，可以减少对导电层和整个基底的损伤。气隙间环绕导电层设置，以使气隙间内的低介电常数的空气分布在导电层周围，因此形成较低寄生电容硅通孔。因此形成较低寄生电容硅通孔。因此形成较低寄生电容硅通孔。

【技术实现步骤摘要】
硅通孔的形成方法、半导体元件的形成方法及半导体元件


[0001]本专利技术属于半导体制作方法
，尤其涉及一种硅通孔的形成方法、半导体元件的形成方法及半导体元件。

技术介绍

[0002]随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的资料存储量以及更多的功能，半导体芯片向更高集成度方向发展。而半导体芯片的集成度越高，半导体器件的特征尺寸(Critical Dimension)则越小。
[0003]硅通孔(TSV:through silicon via)工艺可将制作在硅片上表面的电路通过硅通孔中填充的金属连接至硅片背面，结合三维封装工艺，使得IC布局从传统二维并排排列发展到更先进的三维堆叠，这样组件封装更为紧凑，芯片引线距离更短，从而可以极大地提高电路的频率特性和功率特性。现有的硅通孔工艺，包括:利用等离子刻蚀在晶圆表面刻蚀通孔；采用化学气相沉积方法在通孔表面形成绝缘层；金属化硅通孔，采取铜电镀方法填充通孔，并采用化学机械研磨移除多余的铜电镀层；进行晶圆背面磨削，暴露出铜导体层，完成硅通孔结构。
[0004]硅通孔结构决定了其具有较高的寄生电容，高寄生电容的硅通孔可能会让高频讯号变差，让数位讯号的上升/下降的时间变差，增加另一个硅通孔上的讯号之间的串讯，或是增加杂讯干扰。再者，硅通孔中的电容变化还可能导致装置效能发生变化，不论该电容变化是发生在单IC芯片或中介片(Silicon Interposer)上的硅通孔之间或是发生在不同部件上的硅通孔之间。

技术实现思路

>[0005]为克服现有技术其中一缺陷，本专利技术提供一种硅通孔的形成方法、半导体元件的形成方法及半导体元件。
[0006]本专利技术采用的技术方案为：
[0007]一种硅通孔的形成方法，包括：
[0008]提供一基底；
[0009]在所述基底中形成孔洞，以暴露位于层间介电层中的金属连接层；
[0010]沿着所述孔洞的侧壁依次形成一第一阻挡层、第二阻挡层、第三阻挡层；
[0011]移除位于所述孔洞底部的所述阻挡层以暴露所述金属连接层；
[0012]在所述第三阻挡层中沉积与所述金属连接层连接的导电层；
[0013]去除所述第二阻挡层，以形成开口；
[0014]形成一介质层，以密封所述开口形成气隙间。
[0015]在本申请其中一些实施例中，所述第一阻挡层、所述第二阻挡层、所述第三阻挡层的厚度为
[0016]在本申请其中一些实施例中，所述第二阻挡层采用湿法刻蚀去除。
[0017]在本申请其中一些实施例中，所述的硅通孔的形成方法还包括：在所述基底上形成一保护层。
[0018]本申请还提供一种半导体元件的形成方法，包括：
[0019]提供一基底；
[0020]在所述基底中形成孔洞，以暴露位于层间介电层中的金属连接层；
[0021]沿着所述孔洞的侧壁依次形成一第一阻挡层、第二阻挡层、第三阻挡层；
[0022]移除位于所述孔洞底部的所述阻挡层以暴露金属连接层；
[0023]在所述第三阻挡层中沉积与所述金属连接层连接的导电层；
[0024]去除所述第二阻挡层，以形成开口；
[0025]形成一介质层，以密封所述开口形成气隙间；
[0026]在所述基底上所述孔洞以外区域形成一钝化层；
[0027]在所述钝化层中形成一金属互连层。
[0028]在本申请其中一些实施例中，所述的半导体元件的形成方法还包括：在所述基底上形成一保护层；
[0029]在形成所述导电层后，进行平坦化工艺，直至暴露所述保护层。
[0030]在本申请其中一些实施例中，所述的半导体元件的形成方法还包括：在所述介质层形成之后，进行平坦化工艺，直至去除所述保护层上的所述介质层。
[0031]本申请还提供一种半导体元件的形成方法，包括：
[0032]提供一上基底和一下基底；
[0033]将所述上基底和所述下基底的层间介电层接合起来形成堆叠键合；
[0034]在所述上基底中形成孔洞，以暴露位于所述层间介电层中的金属连接层；
[0035]沿着所述孔洞的侧壁依次形成一第一阻挡层、第二阻挡层、第三阻挡层；
[0036]移除位于所述孔洞底部的所述阻挡层以暴露所述金属连接层；
[0037]在所述第三阻挡层中沉积与所述金属连接层连接的导电层；
[0038]去除所述第二阻挡层，以形成开口；
[0039]形成一介质层，以密封所述开口形成气隙间；
[0040]在所述基底上所述孔洞以外区域形成一钝化层；
[0041]在所述钝化层中形成一金属互连层。
[0042]本申请还提供一种半导体元件，包括：
[0043]基底，其具有第一侧和与所述第一侧相对的第二侧；
[0044]层间介电层，其位于所述基底的第二侧；
[0045]孔洞，其位于所述基底中并从所述第一侧延伸至所述层间介电层；
[0046]所述孔洞中由内到外依次为：
[0047]导电层；
[0048]中间层，其围绕所述导电层设置，并且沿所述孔洞的侧壁延伸，所述中间层中具有气隙间。
[0049]在本申请其中一些实施例中，所述的半导体元件还包括：
[0050]保护层，其位于所述基底的第一侧；
[0051]所述孔洞从所述保护层延伸至所述层间介电层；
[0052]所述气隙间亦延伸至所述保护层中。
[0053]在本申请其中一些实施例中，所述的半导体元件还包括：
[0054]钝化层，其覆盖在所述基底第一侧上所述孔洞以外区域；
[0055]金属互连层，其覆盖在所述钝化层上，并覆盖所述孔洞。
[0056]与现有技术相比，本专利技术的优点和积极效果在于：本申请提供的硅通孔的形成方法，其具有气隙间，该方法一方面保留硅通孔中阻挡层与导电层的接触关系；另一方面，去除第二阻挡层时导电层被第三阻挡层保护，可以减少对导电层和整个基底的损伤。气隙间环绕导电层设置，以使气隙间内的低介电常数的空气分布在导电层周围，因此形成较低寄生电容硅通孔。
附图说明
[0057]图1为本专利技术一实施例中半导体元件的形成方法的步骤剖面示意图；
[0058]图2为本专利技术一实施例中半导体元件的形成方法的步骤剖面示意图；
[0059]图3为本专利技术一实施例中半导体元件的形成方法的步骤剖面示意图，其中基底上形成保护层；
[0060]图4为本专利技术一实施例中半导体元件的形成方法的步骤剖面示意图，其中基底中形成孔洞；
[0061]图5为本专利技术一实施例中半导体元件的形成方法的步骤剖面示意图，其中空洞中形成阻挡层；
[0062]图6为本专利技术一实施例中半导体元件的形成方法的步骤剖面示意图，其中位于孔洞底部的阻挡层被去除；
[0063]图7为本专利技术一实施例中半导体元件的形成方法的步骤剖面示意图，其中导本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种硅通孔的形成方法，其特征在于，包括：提供一基底；在所述基底中形成孔洞，以暴露位于层间介电层中的金属连接层；沿着所述孔洞的侧壁依次形成一第一阻挡层、第二阻挡层、第三阻挡层；移除位于所述孔洞底部的所述阻挡层以暴露所述金属连接层；在所述第三阻挡层中沉积与所述金属连接层连接的导电层；去除所述第二阻挡层，以形成开口；形成一介质层，以密封所述开口形成气隙间。2.如权利要求1所述的硅通孔的形成方法，其特征在于，所述第一阻挡层、所述第二阻挡层、所述第三阻挡层的厚度为3.如权利要求1所述的硅通孔的形成方法，其特征在于，所述第二阻挡层采用湿法刻蚀去除。4.如权利要求1所述的硅通孔的形成方法，其特征在于，还包括：在所述基底上形成一保护层。5.一种半导体元件的形成方法，其特征在于，包括：提供一基底；在所述基底中形成孔洞，以暴露位于层间介电层中的金属连接层；沿着所述孔洞的侧壁依次形成一第一阻挡层、第二阻挡层、第三阻挡层；移除位于所述孔洞底部的所述阻挡层以暴露金属连接层；在所述第三阻挡层中沉积与所述金属连接层连接的导电层；去除所述第二阻挡层，以形成开口；形成一介质层，以密封所述开口形成气隙间；在所述基底上所述孔洞以外区域形成一钝化层；在所述钝化层中形成一金属互连层。6.如权利要求5所述的半导体元件的形成方法，其特征在于，在所述基底上形成一保护层；在形成所述导电层后，进行平坦化工艺，直至暴露所述保护层。7.如权利要求5所述的半导体元件的形成...

【专利技术属性】
技术研发人员：颜天才，杨列勇，
申请(专利权)人：青岛物元技术有限公司，
类型：发明
国别省市：