半导体结构的形成方法及半导体结构技术

本申请提供一种半导体结构的形成方法及半导体结构。半导体结构的形成方法包括以下步骤：在衬底上形成凸出的鳍片；形成覆盖在鳍片上方以及衬底上方的虚设栅极层；对虚设栅极层执行离子植入工艺，所植入的离子为P型掺杂离子或N型掺杂离子；对经离子植入后的虚设栅极层执行退火工艺，以形成所植入离子由虚设栅极层的表面向内部变化的浓度分布；对虚设栅极层执行蚀刻工艺，以形成虚设栅极结构；利用栅极结构来替换虚设栅极结构。该半导体结构的形成方法可以直接快速地对栅极的形态进行调整，工艺简单，操作便捷。操作便捷。操作便捷。

【技术实现步骤摘要】
半导体结构的形成方法及半导体结构


[0001]本专利技术属于半导体
，尤其涉及一种半导体结构的形成方法及半导体结构。

技术介绍

[0002]半导体集成电路(IC)工业经历了指数级增长。IC材料和设计中的技术进步已经产生了多代IC，其中每一代都具有比上一代更小且更复杂的电路。在IC发展的过程中，功能密度(即，每芯片面积的互连器件的数量)普遍增加，而几何尺寸(即，可以使用制造工艺产生的最小组件(或线))已经减小。但当栅极长度越小，源极和漏极之间的距离就越近，栅极对通道的影响力也越小，限制了芯片尺寸的进一步减小。
[0003]为了解决以上问题，鳍式场效应晶体管(Fin Field Effect Transistor，即FinFET)应运而生，FinFET结构看起来像鱼鳍，所以也被称为鳍型结构，栅极三面环绕源漏两极之间的沟道(通道)，实际的沟道宽度急剧地变宽，沟道的导通电阻急剧地降低，流过电流的能力大大增强，同时也极大地减少了漏电流的产生，这样就可以和以前一样继续进一步减小Gate宽度。
[0004]FinFET的栅极形状为影响半导体器件性能的主要因素之一，填充后的金属栅极的形状以及栅极至源极/漏极(S/D)之间的间隙，均取决于虚设栅极的形状。在新一代FinFET中，栅极与S/D极(EPI)之间的间距达到了5nm的极限，而该间距的缩小会导致发生电流泄露等现象，影响半导体装置的性能。然而，现有的半导体制造工艺在调整栅极形态的过程中，工艺复杂，无法快速有效地对栅极的形状进行调整，对栅极的形状调整造成限制。<br/>
技术实现思路

[0005]针对相关技术中存在的至少一个不足之处，本专利技术提供了一种半导体结构的形成方法及半导体结构。
[0006]本专利技术实施例一方面提供一种半导体结构的形成方法，包括以下步骤：
[0007]在衬底上形成凸出的鳍片；
[0008]形成覆盖在鳍片上方以及衬底上方的虚设栅极层；
[0009]对虚设栅极层执行离子植入工艺，所植入的离子为P型掺杂离子或N型掺杂离子；
[0010]对经离子植入后的虚设栅极层执行退火工艺，以形成所植入离子由虚设栅极层的表面向内部变化的浓度分布；
[0011]对虚设栅极层执行蚀刻工艺，以形成虚设栅极结构；
[0012]利用栅极结构来替换虚设栅极结构。
[0013]在本专利技术的一些实施例中，蚀刻工艺为干法蚀刻工艺，N型掺杂后的蚀刻速率＞未掺杂的蚀刻速率＞P型掺杂后的蚀刻速率。
[0014]在本专利技术的一些实施例中，经蚀刻工艺后形成的虚设栅极结构的截面为倒梯形。
[0015]在本专利技术的一些实施例中，在执行离子植入工艺时，所植入的离子为P型掺杂离
子，通过退火工艺控制P型掺杂离子的浓度由虚设栅极层的表面向内部递减。
[0016]在本专利技术的一些实施例中，虚设栅极层的厚度为60～150nm，离子植入工艺采用硼离子束，硼离子束的能量为5～10kev，所植入深度为20～40nm。
[0017]在本专利技术的一些实施例中，经蚀刻工艺后形成的虚设栅极结构的截面为正梯形。
[0018]在本专利技术的一些实施例中，在执行离子植入工艺时，所植入的离子为N型掺杂离子，通过退火工艺控制N型掺杂离子的浓度由虚设栅极层的表面向内部递减。
[0019]在本专利技术的一些实施例中，退火工艺采用快速退火工艺，退火的温度范围为1000～1070℃。
[0020]本专利技术实施例的第二方面提供一种根据上述半导体结构的形成方法所形成的半导体结构。
[0021]在本专利技术的一些实施例中，该半导体结构包括：
[0022]一衬底；
[0023]鳍片，其具有一个或两个以上，且形成在衬底的上方；
[0024]源极和漏极，分别形成于鳍片上，源极和漏极之间形成半导体的通道；
[0025]栅极结构，其横跨于衬底以及鳍片之上，且栅极结构覆盖通道，栅极结构的顶部宽度大于栅极结构的底部宽度，栅极结构具有由顶部至底部相互靠近倾斜的两侧壁。
[0026]在本专利技术的一些实施例中，栅极结构的顶部宽度为20nm，栅极结构的底部宽度为16nm，栅极结构与源极或漏极之间的距离为6nm。
[0027]与现有技术相比，本专利技术的优点和积极效果在于：
[0028](1)本专利技术至少一个实施例所提供的半导体结构的形成方法，通过离子植入工艺结合退火工艺，形成由虚设栅极层的表面向内部变化的浓度分布，在后续蚀刻过程中，可以直接快速地改变虚设栅极结构的形态和轮廓，进而对最终栅极结构的形态进行调整。
[0029](2)本专利技术至少一个实施例所提供的半导体结构，其具有倒梯形截面的栅极结构，增大了栅极结构与源极或漏极之间的距离，减少发生电流泄露的情况，改善半导体器件的性能。
附图说明
[0030]此处所说明的附图用来提供对本专利技术的进一步理解，构成本申请的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中：
[0031]图1为本专利技术实施例所提供的半导体结构的形成方法的流程示意图；
[0032]图2为本专利技术实施例中半导体结构形成的初始阶段的结构示意图；
[0033]图3为本专利技术实施例中半导体结构形成的中间阶段的结构示意图一；
[0034]图4为本专利技术实施例中半导体结构形成的中间阶段的结构示意图二；
[0035]图5为本专利技术实施例中半导体结构形成的中间阶段的结构示意图三；
[0036]图6为本专利技术实施例中半导体结构形成的中间阶段的结构示意图四；
[0037]图7为本专利技术实施例中半导体结构形成的中间阶段的结构示意图五；
[0038]图8为根据本专利技术实施例的形成方法所形成的半导体结构示意图；
[0039]图9为根据本专利技术实施例中硼离子的梯度浓度状态示意图；
[0040]图10a为根据本专利技术实施例的形成方法所形成的倒梯形虚设栅极结构的截面示意
图；图10b为根据本专利技术实施例的形成方法所形成的正梯形虚设栅极结构的截面示意图；
[0041]图11为具有正梯形的栅极结构的半导体结构的截面示意图；
[0042]图12为本专利技术实施例所提供的具有倒梯形栅极结构的半导体结构的截面图。
[0043]图中：
[0044]100、衬底；101、隔离结构；102、鳍片；103、虚设栅极层；104、虚设栅极结构；105、栅极结构；1051、栅极介电层；1052、栅极电极；106、源极；107、漏极。
具体实施方式
[0045]下面将结合本专利技术实施例中的附图，对实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例仅仅是本专利技术的一部分实施例，而非全部的实施例。基于本专利技术的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0046]显而易见地，下面描述中的附图仅仅是本申请的一些示例或实施例，对于本领域的普通技术本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括以下步骤：在衬底上形成凸出的鳍片；形成覆盖在所述鳍片上方以及所述衬底上方的虚设栅极层；对所述虚设栅极层执行离子植入工艺，所植入的离子为P型掺杂离子或N型掺杂离子；对经离子植入后的所述虚设栅极层执行退火工艺，以形成所植入离子由所述虚设栅极层的表面向内部变化的浓度分布；对所述虚设栅极层执行蚀刻工艺，以形成虚设栅极结构；利用栅极结构来替换所述虚设栅极结构。2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述蚀刻工艺为干法蚀刻工艺，N型掺杂后的蚀刻速率＞未掺杂的蚀刻速率＞P型掺杂后的蚀刻速率。3.根据权利要求2所述的半导体结构的形成方法，其特征在于，经所述蚀刻工艺后形成的所述虚设栅极结构的截面为倒梯形。4.根据权利要求3所述的半导体结构的形成方法，其特征在于，在执行所述离子植入工艺时，所植入的离子为P型掺杂离子，通过所述退火工艺控制所述P型掺杂离子的浓度由所述虚设栅极层的表面向内部递减。5.根据权利要求4所述的半导体结构的形成方法，其特征在于，所述虚设栅极层的厚度为60～150nm，所述离子植入工艺采用硼离子束，所述硼离子束的能量为5～10kev，所植入深度为20～40nm。6....

【专利技术属性】
技术研发人员：黄任生，杨列勇，颜天才，任佳栋，
申请(专利权)人：青岛物元技术有限公司，
类型：发明
国别省市：