制造半导体结构的方法技术

提供了制造半导体结构的方法。在实施例中，一种制造半导体结构的方法，包括：形成半导体区域，该半导体区域具有第一掺杂浓度的第一导电类型的第一掺杂剂；在半导体区域的上方形成电介质层；形成穿过电介质层的开口，该开口暴露半导体区域；在形成开口之后，在半导体区域中进行第一导电类型的第二掺杂剂的等离子体掺杂以形成表面掺杂区域，该表面掺杂区域中的第一导电类型的掺杂剂的第二浓度大于第一掺杂浓度；在进行第一导电类型的第二掺杂剂的等离子掺杂之后，对表面掺杂区域进行非晶化注入；以及在开口中形成导电特征，该导电特征与表面掺杂区域电接触。表面掺杂区域电接触。表面掺杂区域电接触。

【技术实现步骤摘要】
制造半导体结构的方法
[0001]本申请是申请日为2018年10月10日、申请号为201811178757.4并且专利技术名称为“高表面掺杂浓度形成工艺和由此形成的结构”的中国专利技术专利申请的分案申请。


[0002]本申请涉及半导体工艺，尤其涉及高表面掺杂浓度形成工艺和由此形成的结构。

技术介绍

[0003]半导体工业已进入纳米技术工艺节点，追求更高的器件密度、更高的性能和更低的成本，来自制造和设计问题两者的挑战已经引起三维设计的发展，例如，鳍式场效应晶体管(FinFET)。FinFET器件通常包括具有高的高宽比的半导体鳍，并且在其中形成沟道和源极/漏极区域。在鳍式结构上方以及沿着其侧面(例如，包住)形成栅极，利用了沟道增加表面积的优点，以产生更快、更可靠且更好控制的半导体晶体管器件。然而，随着尺寸上的缩小，出现了新的挑战。

技术实现思路

[0004]在一个方面，本文公开了一种制造半导体结构的方法，包括：形成半导体区域，该半导体区域具有第一掺杂浓度的第一导电类型的第一掺杂剂；在半导体区域的上方形成电介质层；形成穿过电介质层的开口，该开口暴露半导体区域；在形成开口之后，在半导体区域中进行第一导电类型的第二掺杂剂的等离子体掺杂以形成表面掺杂区域，该表面掺杂区域中的第一导电类型的掺杂剂的第二浓度大于第一掺杂浓度；在进行第一导电类型的第二掺杂剂的等离子掺杂之后，对表面掺杂区域进行非晶化注入；以及在开口中形成导电特征，该导电特征与表面掺杂区域电接触。
[0005]在一个方面，本文公开了一种制造半导体结构的方法，包括：形成掺杂的半导体区域，该掺杂的半导体区域具有第一掺杂浓度的第一导电类型的第一掺杂剂；在形成掺杂的半导体区域之后，在掺杂的半导体区域中形成表面掺杂区域，该表面掺杂区域在接近该表面掺杂区域处具有峰值掺杂浓度，该峰值掺杂浓度比第一掺杂剂浓度至少大一个数量级，在掺杂的半导体区域中形成表面掺杂区域包括：在掺杂的半导体区域中进行第一导电类型的第二掺杂剂的等离子掺杂；以及对掺杂的半导体区域执行第一退火以激活第二掺杂剂；在形成表面掺杂区域之后，在掺杂的半导体区域中形成硅化物，其中形成硅化物包括：在掺杂的半导体区域上沉积含金属层；对含金属层和掺杂的半导体区域执行第二退火；以及在表面掺杂区域上形成导电特征，其中导电特征在表面掺杂区域上包括硅化物区域，其中硅化物区域的下表面被包含在表面掺杂区域内。
附图说明
[0006]当结合附图阅读时，根据以下的详细描述可以最好地理解本公开的各方面。值得注意的是，按照行业的标准做法，各种特征并不是按比例绘制的。事实上，为了讨论的清楚，
各种特征的尺寸可能被任意增加或减小。
[0007]图1是根据一些实施例的示例简化的鳍式场效应晶体管(FinFET)的三维视图。
[0008]图2A
‑
2B、图3A
‑
3B、图4A
‑
4B、图5A
‑
5B、图6A
‑
6B、图7A
‑
7B、图8A
‑
8B、图9A
‑
9B、图10A
‑
10B、和图11A
‑
11B是在根据一些实施例的形成半导体器件的示例工艺中的中间阶段处的各个中间结构的截面图。
[0009]图12A
‑
12B、图13A
‑
13B、图14A
‑
14B、和图15A
‑
15B是在根据一些实施例的形成半导体器件的另一示例工艺中的中间阶段的各个中间结构的截面图。
[0010]图16和17分别是图14A和15A的截面图的一部分，用于进一步示出根据一些实施例的附加细节。
[0011]图18是示出根据一些实施例的各种掺杂剂分布(profile)的图。
[0012]图19是根据一些实施例的对图16的截面图的修改。
具体实施方式
[0013]下面的公开内容提供了用于实施本专利技术不同特征的许多不同实施例或示例。下文描述了组件和布局的具体示例以简化本公开。当然，这些仅仅是示例而不是意在限制。例如，在下面的说明中，在第二特征上方或之上形成第一特征可以包括以直接接触的方式形成第一、第二特征的实施例，也可以包括在第一、第二特征之间可能形成有附加特征，使得第一、第二特征可以不直接接触的实施例。另外，本公开可能在各个示例中重复了标号和/或字母。这种重复是为了简化和清楚的目的，其本身并不要求所讨论的各个实施例和/或配置之间存在关系。
[0014]此外，本文中可能使用了空间相对性的术语(例如“下方”、“之下”、“低于”、“以上”、“上部”等)，以易于描述图中所示一个要素或特征相对于另一个(一些)要素或一个(一些)特征的关系。这些空间相对性的术语意在也涵盖了器件在使用或工作中除了图中所示朝向之外的不同朝向。装置可能以其他方式定向(旋转了90度或处于其他朝向)，因而本文中所用的空间相对性描述符可能被类似地解释。
[0015]本文公开的实施例一般涉及在源极/漏极区域的上表面处形成具有高表面掺杂浓度的源极/漏极区域，导电特征可以被形成到该区域。高表面掺杂浓度可以通过使用等离子体掺杂(PLAD)来形成。在源极/漏极区域的上表面处的高表面掺杂浓度可以比源极/漏极区域的剩余部分的掺杂浓度大一个数量级或更多。由于高表面掺杂浓度的存在，可以减少对源极/漏极区域中的高表面掺杂浓度形成的导电特征的接触电阻，并带来其他益处。
[0016]前面概括地概述了本文描述的实施例的一些方面。本文所描述的一些实施例在鳍式场效应晶体管(FinFET)的情境中描述。本公开的一些方面的实现方式可以在其他工艺中和/或其他器件中使用。例如，其他示例器件可以包括平面FET、水平沟道栅极环绕(HGAA)FET、垂直沟道栅极环绕(VGAA)FET、纳米线沟道FET、以及其他器件。此外，高表面掺杂浓度可以在器件的其他区域中实现，例如，二极管的阳极区域或阴极区域。描述了示例方法和结构的一些变型。本领域的普通技术人员将容易地理解在其他实施例的范围内设想的可以进行的其他修改。虽然方法实施例可能是以特定顺序描述的，但是各种其他方法实施例可以以任何合乎逻辑的顺序执行并且可以包括比本文描述的方法更少或更多的步骤。
[0017]图1以三维视图示出了简化的FinFET 40的示例。在图1中未示出或描述的其他方
面可以从以下附图和描述中变得显而易见。图1中的结构可以以例如用作一个或多个晶体管(例如，四个晶体管)的方式被电连接或耦接。
[0018]FinFET 40包括在半导体衬底42上的鳍46a和46b。半导体衬底42包括隔离区域44，并且鳍46a和46b各自在相邻的隔离区域44之间向上突出。栅极电介质48a和48b沿着鳍46a和46b的侧壁并在鳍46a和46b的上表面的上方，栅电极50a和50b分别在栅极电介质48a和48b的上方。此外，掩模52a和52b分别在栅电极50a和50b的上方。源极本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制造半导体结构的方法，包括：形成半导体区域，所述半导体区域具有第一掺杂浓度的第一导电类型的第一掺杂剂；在所述半导体区域的上方形成电介质层；形成穿过所述电介质层的开口，所述开口暴露所述半导体区域；在形成所述开口之后，在所述半导体区域中进行所述第一导电类型的第二掺杂剂的等离子掺杂以形成表面掺杂区域，其中所述表面掺杂区域中的所述第一导电类型的掺杂剂的第二浓度大于所述第一掺杂浓度；在进行所述第一导电类型的所述第二掺杂剂的等离子掺杂之后，对所述表面掺杂区域进行非晶化注入；以及在所述开口中形成导电特征，所述导电特征与所述表面掺杂区域电接触。2.根据权利要求1所述的方法，其中，形成具有所述第一掺杂剂的所述半导体区域包括在外延生长期间进行原位掺杂。3.根据权利要求1所述的方法，还包括：在进行所述等离子掺杂之后，执行退火。4.根据权利要求3所述的方法，其中，形成所述导电特征包括：在所述表面掺杂区域上形成硅化物区域。5.根据权利要求1所述的方法，其中，所述表面掺杂区域包括掺杂浓度梯度，该掺杂浓度梯度从峰值掺杂浓度起以每2.5nm十倍浓度的比率下降。6.根据权利要求1所述的方法，其中，所述表面掺杂区域包括掺杂浓度梯度，其中该掺杂浓度梯度的峰值掺杂浓度在5
×
10
21
cm
‑3至10
23
cm
‑3的范围内，并且其中所述第一掺杂浓度在10
19
cm
‑3至10

【专利技术属性】
技术研发人员：陈佳政，陈亮吟，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：