多层堆叠线路电路板及其制造方法技术

本发明专利技术公开了一种多层堆叠线路电路板及其制造方法，它解决了电路板的线路厚度限制导电量小的问题，它包括有基板（１）、堆积在基板（１）上的线路基层（２）、其特征在于：在基层（２）上堆叠多层线路涂层（３），基层（２）与多层线路涂层（３）固定连通为一体，线路涂层（３）的截面呈梯形多层堆叠或呈两个梯形对头连为一体的多层堆叠，本发明专利技术的制造方法它包括有进行前处理、压膜、曝光、蚀刻形成线路，涂绝缘层，并将覆盖线路层的绝缘层清除、整平、化学镀铜或电镀铜，形成线路基层；多次重复进行前处理、压膜、曝光、蚀刻形成线路，涂绝缘层，并将覆盖线路层的绝缘层清除、整平、化学镀铜或电镀铜，形成多层线路涂层等步骤。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种电路板及其制造方法，尤其是指一种。
技术介绍
目前随着电子技术的快速发展，对电路板的需求也不断增多，传统技术采用在基板上焊堆线路层的电路板，只能制造线路纵横比小于1的电路板，这种电路板的线路导电面积小，难以满足通电量较大的如电脑电源等的使用需要，要增大导电面积则电路板的体积会增大，中国专利公报上也公开了专利号96180394的厚膜导体电路及其制造方法，它在距由铜构成的导体的表面深度为5微米的区域内，存在着厚度为0.1-5微米的含锌层，以增大导电性，但它线路厚度也不能增大。
技术实现思路
本专利技术的目的是提供一种线路导电面积大、制造方法简单的。本专利技术的结构包括有基板1、堆积在基板1上的线路基层2、在基层2上堆叠多层线路涂层3，基层2与多层线路涂层3固定连通为一体。线路涂层3的截面呈梯形多层堆叠。线路涂层3的截面呈两个梯形对头连为一体的多层堆叠。在电路板的顶端线路涂层3的下部涂有绝缘层4。本专利技术的技术方案还有如上述的多层堆叠线路电路板的制造方法，它包括以下步骤；a、将镀有铜箔的基板剪裁、对位；b、进行前处理、压膜、曝光、蚀刻形成线路，涂绝缘层，并将覆盖线路层的本文档来自技高网...

【技术保护点】
多层堆叠线路电路板，包括有基板（１）、堆积在基板（１）上的线路基层（２）、其特征在于：在基层（２）上堆叠多层线路涂层（３），基层（２）与多层线路涂层（３）固定连通为一体。

【技术特征摘要】

【专利技术属性】
技术研发人员：邱聪进，曾子章，
申请(专利权)人：联能科技深圳有限公司，
类型：发明
国别省市：44[中国|广东]