布线基板及其制造方法技术

提供一种不产生短路缺陷、低电阻且可实现小间距化的布线基板及其制造方法。在把基板１上或上述基板１上的绝缘层６上的导体层１Ａ、９通过蚀刻加工而得的电极图形３、１４上，通过电解电镀被覆导体，形成布线图形４、１０，其剖面形状形成为，其宽度Ｗｍ１ａ大于与基板１或绝缘层６接触的接触部分的宽度Ｗｂ１ａ以及上述接触部分的相反侧端部的宽度Ｗｔ１ａ。其制造方法具有以下工序：通过蚀刻，将导体层１Ａ、９加工成剖面形状近似山形的电极图形３、１４；以及通过软蚀刻，将电极图形３、１４加工成，其宽度大于与基板１或绝缘层６接触部分的宽度Ｗｂ１以及其相反侧端部的宽度Ｗｔ１。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种布线基板，特别是具有小间距的布线图形的。为了满足该要求，现在正在研究通过电镀在上述布线基板上形成布线图形的方法。在特开平6-350224号公报中记载了一个例子(以下称为现有例1)。该电路基板如图5所示，在金属薄板101的表面形成电路部分以外，涂覆保护膜(resister)102，在没有涂覆保护膜的部分上用镀铜形成规定厚度的布线图形103，然后除去金属薄板101而形成。通过该方法，即使导电图形间距P小，也能得到具有低电阻的布线图形103的布线基板。此外，在特公平7-19950号公报中记载了另一个例子(以下称为现有例2)。该布线基板如图6所示，在覆铜板111的表面上，通过腐蚀除去电路以外部分的铜膜，即利用所谓的减层法(subtractive method)，然后对该腐蚀部分进行过腐蚀，形成山型或近似I型截面形状的基本布线图形112。然后，通过电解电镀使该基本布线图形112的周围覆盖镀铜层，形成规定截面形状的布线图形113。通过该方法，可以得到具有高密度、低电阻的布线图形113的布线基板。但是，在现有例1中，在布线图形103的截面形状中，具有保护膜102进入布线图形103内侧的部分，即具有对于图形宽度W103在金属薄板101的表面的投影面积，在厚度方向上不能作为导体使用的间隔102A。此外还存在以下问题，即所形成的图形的截面成为近似半圆状。因此，相对于图形宽度W103和图形高度H103相乘的有效截面积，图形所占的截面积只能达到60％左右，在小间距化的同时低电阻化有一定限度。此外还存在以下问题，即保护膜102成为除去金属薄板101之后的基体，由于需要保证强度，所以难以减小该保护膜102的尺寸，从而布线图形103的小间距化有一定限度。另一方面，还存在以下问题，即虽然在现有例2中进行了过腐蚀，但在过腐蚀中的腐蚀量的偏差大，因此需要以具有裕度的宽度W5来涂覆保护膜114，从而布线图形113的小间距化有一定限度。此外还存在以下问题，通过腐蚀形成的基本布线图形112在基板上的轮廓115，由于产生腐蚀残余，所以不是直线状。因此，如现有例2的斜视剖视图7所示，通过电镀在该基本布线图形112上覆盖镀铜层而形成的布线图形113在基板表面上的轮廓也不是直线状，相邻的图形间距也不是一定的，特别是在小间距的情况下，相邻的图形彼此连接而形成连接部116。由于该连接部116使电路短路，为了防止产生连接部116，需要具有裕度的图形间距，从而更难以实现小间距化。因此，本专利技术所要解决的课题是提供一种不产生短路、低电阻并能实现小间距化的。为了解决上述问题，本专利技术技术方案的构成如下。即，技术方案1提供一种布线基板，通过电解电镀，在电极图形3、14上被覆导体，形成具有规定纵剖面形状的布线图形4、10，上述电极图形3、14是通过蚀刻，将在基板1上或形成于上述基板1上的绝缘层6上所形成的导体层1A、9构图而得到的，其特征在于，上述布线图形4、10的上述规定纵剖面形状形成为，具有比上述布线图形4、10与上述基板1或上述绝缘层6接触的接触部分宽度Wb1a以及上述接触部分的相反侧端部宽度Wt1a大的宽度Wm1a。技术方案2是根据技术方案1所述的布线基板，其特征在于，在上述布线图形4、10上形成绝缘层6，在该绝缘层6上层叠导体层1A、9，形成多层结构。技术方案3提供一种布线基板的制造方法，通过电解电镀，在电极图形3、14上被覆导体，形成具有规定纵剖面形状的布线图形4、10，上述电极图形3、14是通过蚀刻，将在基板1上或形成于上述基板1上的绝缘层6上所形成的导体层1A、9构图而得到的，其特征在于，具有以下工序通过蚀刻，将上述导体层1A、9加工成具有近似山形的纵剖面形状的电极图形3、14；以及通过软蚀刻，对上述电极图形3、14进行加工，使得上述电极图形3、14的纵剖面形状具有比其与上述基板1或上述绝缘层6接触的接触部分宽度Wb1以及上述接触部分相反侧端部宽度Wt1大的宽度。技术方案4是根据技术方案3所述的布线基板的制造方法，其特征在于，还具有以下工序使用油墨状的绝缘材料或不包含玻璃纤维布的板状绝缘材料，在上述布线图形3、14上形成绝缘层6，然后通过电镀，在该绝缘层6上层叠导体层9，进行多层化。图2是说明本专利技术布线基板的实施例的主要部分的简要剖视图。图3是说明本专利技术布线基板的实施例的主要部分的斜视剖视图。图4是说明本专利技术布线基板的效果的示意剖视图。图5是表示现有的布线基板的实施例的剖视图。图6是表示现有的布线基板的另一个实施例的剖视图。图7是说明现有的布线基板的另一个实施例的斜视剖视图。图8是说明比较例1的制造工序的简要剖视图。图9是说明比较例2的制造工序的简要剖视图。附图说明图1是表示本专利技术的布线基板实施例的制造方法的简要剖视图。图2是说明本专利技术的布线基板实施例的主要部分的简要剖视图。图3是说明本专利技术的布线基板实施例的主要部分的斜视剖视图。图4是说明本专利技术的布线基板的效果的示意剖视图。以下利用图1(a)～图1(j)，对本专利技术的实施例中的布线基板和具有工序(a)～工序(i)的制造工序进行说明。在本实施例中，使用具有基体1B和厚度35μm的镀铜层1A的双面覆铜板(FR-4)1，作为基板(芯材)。在图1中，为了简化说明，仅示出了双面覆铜板1的单面，但在相反表面也同样形成布线图形。此外，在以下的说明中，如果没有特别指明截面，指纵向截面。而且，为了表达布线图形的截面形状，各尺寸的符号的定义如下所示，在该符号上添加标号进行说明(例如对于P有P1、P1a等)。P布线图形间距(图形间距)Wb在布线图形的截面形状中，其外形与基板接触的触点部分的宽度(底部宽度)Wt在布线图形的截面形状中，与基板相反一侧端部的宽度(顶部宽度)Wm布线图形的截面形状的最大宽度T布线图形的截面形状的厚度S相邻的布线图形之间的距离(间隔) 以下对各工序依次进行详细说明。(1)工序A涂覆光致抗蚀剂(参照图1(a))在双面覆铜板1的表面没有形成布线(包括引线)的部分上涂覆光致抗蚀剂2。(2)工序B蚀刻(参照图1(b))通过蚀刻，除去没有涂覆光致抗蚀剂2的部分上的镀铜层1A，形成基本布线图形3。此时，蚀刻的特征是，基本布线图形3在光致抗蚀剂2一侧被蚀刻得稍多，形成缩窄的近似山形。(3)工序C剥离光致抗蚀剂(参照图1(c))除去光致抗蚀剂2。由此得到的基本布线图形3的截面的详细形状如图2所示。该基本布线图形3是在后续工序的电解电镀中成为电极的电极图形，该截面形状为山形形状，各尺寸如下所示。P1＝180μm，S1＝100μm，Wb1＝80μmWt1＝60μm，T1＝35μm(4)工序D软蚀刻(soft etching，参照图1(d))用过氢硫酸系列的软蚀刻液进行蚀刻量为1μm的软蚀刻。该软蚀刻具有对薄壁部分比厚壁部分蚀刻得多的作用，所以基本布线图形3的外形与基板接触部分附近的薄壁部分被蚀刻得多，在内侧形成狭窄的反倾斜面3A(参照图2(b))。因此，在近似山形的侧面上形成顶部3B，从而该处成为宽度方向的最大外形。作为软蚀刻液，可以使用过硫酸系列的软蚀刻液。(5)工序E电解电镀(参照图1(e))在作为阳极的硫酸铜电镀液中，将基本布线图形3作为阴极进行通电，同时将基板1整体浸入电镀液本文档来自技高网...

【技术保护点】
一种布线基板，通过电解电镀，在电极图形上被覆导体，形成具有规定纵剖面形状的布线图形，上述电极图形是通过蚀刻，将在基板上或形成于上述基板上的绝缘层上所形成的导体层构图而得到的，其特征在于，上述布线图形的上述规定纵剖面形状形成为，具有比上述 布线图形与上述基板或上述绝缘层接触的接触部分宽度以及上述接触部分的相反侧端部宽度大的宽度。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：道胁茂，菅慎司，中村宽，苙浩之，
申请(专利权)人：日本胜利株式会社，
类型：发明
国别省市：JP[日本]