印刷线路基板制造用ＰＳＡＰ方法技术

本发明专利技术涉及印刷线路基板制造用ＰＳＡＰ方法，在用于印刷线路基板制造的通常的ＳＡＰ工序中包含以下阶段而构成：第１等离子体处理阶段；第２等离子体处理阶段；第３等离子体处理阶段；以及第２蚀刻阶段。因此，本发明专利技术是执行在用于印刷线路基板制造的ＳＡＰ工序中必要地方追加等离子体工序的ＰＳＡＰ工序，从而能除去在药品工序中难以除去的微细的浮渣、残渣等，对表面进行改质，实现深度均质的铜蚀刻，快速制造高品位的印刷线路基板，使工序不良最少化，这是所提供的效果。

【技术实现步骤摘要】

本专利技术涉及印刷线路基板制造用PSAP(Plasma Semi Additive Pro cess)方法，具体涉及为制造印刷线路基板，在执行SAP(Semi Additive Process)工序时利用等离子体进行洗净、蚀刻(etching)及表面改质，从 而提高微细线路图形(pattera)和基础(base)基板的贴紧力，制造更高品 位的印刷线路基板的印刷线路基板制造用PSAP方法。
技术介绍
一般而言，印刷线路基板(PCB)是指其上安装(mmmt)集成电路、 电阻器或开关(switch)等电部品的薄板，是在绝缘体环氧(epoxy)或聚酰 亚胺等树脂制成的基板上粘贴铜箔(C叩perFoil)之后，接着在必须留下 铜箔的线路布线上印刷抗蚀剂(resist)，在能溶化铜的蚀刻液中放入印刷 后的基板，腐蚀掉不带抗蚀剂(resist)的部分，此后除去抗蚀剂，以希望 的形态留下铜箔，从而在必要部位实装部品而制成的基板。这样的印刷线路基板根据各种电子设备、电子通信设备、手机、 笔记本(notebook)PC等用途，制成多种形态，制造方式也是多样化的。例如，最近，对铜表面进行蚀刻而形成线路图形的通常方式蜕变 成以下方式，即在铜表面上粘贴DFR(Dry Film Resister),对其进行印 刷、曝光、显影，制成图形壁(PattemWall)之后，在图形壁之间实施铜 镀敷而制成线路，之后除去由DFR形成的图形壁，在此状态下对基板 的铜厚度的程度整体进行蚀刻，在表面上只留下铜线路的方式，通过 这种方式的SAP(Semi Additive Process)工序来制造。然而，这样的SAP工序方式是在铜表面上以DFR进行积层作业时使其与表面的贴紧力增大，之后制成微细的DFR薄膜，之后也要确保 DFR图形贴紧力。还有，对干膜，即DFR进行曝光显影，制成DFR 图形壁之后，会像图1那样，残渣以线(line)形态很长地留下，这样的 显影不良率很高，在DFR图形壁之间进行铜镀敷时，在图形之间还会 由于异质物、其他镀敷的干扰作用或DFR图形材质自身的疏水性等而 造成镀敷的贴紧性部分地下降，这是其问题。
技术实现思路
专利技术打算解决的技术课题本专利技术是为把握、解决上述现有技术存在的问题点而新提出的， 其主要目的在于提供一种在通过SAP工序来制造印刷线路基板时，在 执行主要工序前，利用真空或大气压等离子体进行等离子体处理，从 而进行基板的表面改质，并且彻底除去作为工序中产生的异质物的浮 渣，在积层作业时提高DFR的贴紧性，增大DFR图形壁贴紧力，减少 作为后续工序的铜镀敷的不良，在铜镀敷之后，除去DFR图形壁，然 后在作为最终工序的铜蚀刻时均匀流畅地进行铜蚀刻，能制作高品位 的印刷线路基板的印刷线路基板制造用PSAP方法。用于解决课题的方案本专利技术为解决上述技术课题，提供一种印刷线路基板制造用PSAP 方法，其特征在于，在用于印刷线路基板制造的通常的SAP工序中包 含以下阶段而构成用含铜的导电性高的膜在PI或绝缘基板的两表面、 一面上进行涂覆(coating)或浇铸(casting),在该表面上积层(laminate) DFR之前，对该表面进行等离子体(plasma)处理，通过微细异质物除去 和表面改质使DFR的贴紧力提高的第1等离子体处理阶段；在上述阶 段之后形成DFR图形，对该图形及图形壁之间的表面进行等离子体处 理，进行除渣和表面改质的第2等离子体处理阶段；还是在等离子体 中对DFR图形均质地进行蚀刻，减小宽度，把DFR图形之间扩大之后， 在经等离子体处理后的图形壁之间实施铜镀敷，形成线路，通过第1蚀刻，在基板上只留下铜，除去图形壁之后，对露出的基板的表面及铜镀敷面进行等离子体处理，进行除渣及表面改质的第3等离子体处 理阶段；以及对经等离子体处理后的基板进行最终蚀刻，完成电线路 的第2蚀刻阶段。而且，在上述第1、 2、 3等离子体处理阶段中，其特征在于，等 离子体可按如下条件由等离子体产生器来产生、处理输出用量为l 50kw;频率为lKHz 2.54GHz的高频；电压在真空等离子体的场合为 30 1000V，在大气压等离子体的场合为5Kv 20Kv;氛围气气体可以 是从空气、02、 N2、 CF4、 Ar、 H2、 NF3中选择的任意一种或两种以上 的组合，处理时间为1 60分钟，处理温度为30 100°C。专利技术效果本专利技术是执行在用于印刷线路基板制造的SAP工序中必要地方追 加等离子体工序的PSAP工序，从而能除去在药品工序中难以除去的微 细的浮渣、残渣等，对表面进行改质，实现深度均质的铜蚀刻，快速 制造高品位的印刷线路基板，使工序不良最少化，这是所提供的效果。附图说明图1是表示现有技术的SAP工序中干膜曝光时产生的残渣的例示 性的照片。图2是表示本专利技术所涉及的PSAP方法的工序图。标号说明 10….积层板(CCL) 12….基板(绝缘板) 14....铜箔20….DFR(Dry Film Resister) 30....图形壁(pattern wall) 32….浮渣(scum) 40....铜镀敷具体实施例方式以下，参考附图对本专利技术所涉及的优选实施例更加详细地进行说 明。图2是表示本专利技术所涉及的PSAP方法的工序图。如图2所示，用于制造本专利技术所涉及的印刷线路基板的PSAP工 序大致包括基础(base)基板准备阶段(S100)，第1等离子体处理阶段 (S110)，光致抗蚀剂(photoresist)形成阶段(S120)，图形形成阶段(S130)， 第2等离子体处理阶段(S140)，线路形成阶段(S150)，第1蚀刻阶段 (S160)，第3等离子体处理阶段(S170)以及第2蚀刻阶段(S180)。在上述基础基板准备阶段(SIOO)，使用两面粘贴铜箔的积层板 (double sided Copper Clad Laminated: CCL)(10)作为基础基板。上述积层板(CCL)(10)具有在由PI(Poly Imide)或聚合物(Polymer) 或者其他绝缘材质制成板型的基板(12)的两表面上加上铜箔(14)的形态。此时，上述基板(12)根据需要有时也使用环氧(epoxy)、玻璃纤维 (glass fiber)。这样准备好基础基板，就执行第1等离子体处理阶段(SllO)。上述第1等离子体处理阶段(S110)是利用通过真空或大气压等离 子体产生器产生了的等离子体，对加在积层板(10)的两表面上的铜箔 (14)表面进行洗净及表面改质的阶段。因此，上述积层板(10)在真空等离子体的场合被具有很多缝隙(slot) 的仓架(magazine rack)夹了数十个之后装入等离子体产生器进行大量 处理，此时所使用的等离子体产生器，电极配置形态有垂直型、电平型二个类型(type)，都可以。在这里，在用大气压等离子体进行处理的场合，优选的形态是， 在上部或下部设置等离子体产生组件(module)，该组件的等离子体吐出 部位面上必须处理的表面隔开一定间隔， 一边通过一边处理。特别是，上述等离子体产生器具有大约1 50kw(根据1次处理 PCB的表面积而不同)的等离子体功率(plasma power)用量，频率使用 lKHz 2.54GHz本文档来自技高网...

【技术保护点】
一种印刷线路基板制造用ＰＳＡＰ方法，其特征在于，在用于印刷线路基板制造的通常的ＳＡＰ工序中包含以下阶段而构成：用含铜的导电性高的膜在ＰＩ或绝缘基板的两表面、一面上进行涂覆或浇铸，在该表面上积层ＤＦＲ之前，对该表面进行等离子体处理，通过微细异质物除去和表面改质使ＤＦＲ的贴紧力提高的第１等离子体处理阶段；在上述阶段之后形成ＤＦＲ图形，对该图形及图形壁之间的表面进行等离子体处理，进行除渣和表面改质的第２等离子体处理阶段；还是在等离子体中对ＤＦＲ图形均质地进行蚀刻，减小宽度，把ＤＦＲ图形之间扩大之后，在经等离子体处理后的图形壁之间实施铜镀敷，形成线路，通过第１蚀刻，在基板上只留下铜，除去图形壁之后，对露出的基板的表面及铜镀敷面进行等离子体处理，进行除渣及表面改质的第３等离子体处理阶段；以及对经等离子体处理后的基板进行最终蚀刻，完成电线路的第２蚀刻阶段。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：白泰逸，
申请(专利权)人：株式会社第四纪韩国，
类型：发明
国别省市：KR[韩国]