占空比校正装置、方法和时钟电路制造方法及图纸

本公开涉及占空比校正装置、方法和时钟电路。占空比校正装置包括占空比校正电路和占空比控制电路。占空比校正电路基于占空比控制信号和占空比分辨率控制信号来校正输入时钟信号的占空比，以生成输出时钟信号。占空比控制电路通过检测输出时钟信号的占空比来生成占空比控制信号，当占空比校正完成时生成占空比校正完成信号，并且当占空比校正完成信号在早于参考时间的定时被激活时，通过激活占空比分辨率控制信号来重新校正输入时钟信号的占空比。比。比。

【技术实现步骤摘要】
占空比校正装置、方法和时钟电路


[0001]本公开的各种实施方式可以总体涉及集成电路技术，更具体地，涉及占空比校正(duty cycle correction)装置和方法，以及使用该占空比校正装置和方法的半导体设备。

技术介绍

[0002]电子装置可以包括许多电子元件，并且电子装置中的计算机系统可以包括许多由半导体元件构成的半导体装置。构成计算机系统的半导体装置可以在彼此之间发送和接收时钟信号和数据，以相互通信。半导体装置可以与时钟信号同步地向其它半导体装置发送数据，或者接收从其它半导体装置发送的数据。
[0003]半导体装置可以通过内部电路使时钟信号和数据之间定时同步，但是时钟信号和数据之间的相位可能根据晶体管的偏移(skew)和工艺变化而改变。当时钟信号和数据之间的相位改变时，数据有效窗口或持续时间可能减少，因此可能难以进行半导体装置的准确数据通信。因此，半导体装置可以包括占空比校正电路，以补偿数据和时钟信号之间的相位偏移。

技术实现思路

[0004]在本公开的一个实施方式中，一种占空比校正装置可以包括：占空比校正电路，其被配置为接收输入时钟信号，并且基于占空比控制信号和占空比分辨率控制信号来校正输入时钟信号的占空比，以生成输出时钟信号，其中，通过基于占空比分辨率控制信号改变分辨率来校正输入时钟信号的占空比；以及占空比控制电路，其被配置为检测输出时钟信号的占空比以生成占空比控制信号，当输入时钟信号的占空比校正完成时生成占空比校正完成信号，并且当占空比校正完成信号在早于参考时间的定时被激活时激活占空比分辨率控制信号。
[0005]在本公开的一个实施方式中，一种占空比校正装置可以包括：占空比校正电路，其被配置为接收输入时钟信号，并且基于占空比控制信号和占空比分辨率控制信号来校正输入时钟信号的占空比，以生成输出时钟信号，其中，通过基于占空比分辨率控制信号改变输入时钟信号的占空比校正的分辨率来校正输入时钟信号的占空比；以及占空比控制电路，其被配置为对输入时钟信号进行计数，并且当在占空比校正完成信号被激活的状态下输入时钟信号的计数值小于阈值时，激活占空比分辨率控制信号。
[0006]在本公开的一个实施方式中，一种占空比校正装置可以包括：第一可变驱动器，其被配置为基于占空比控制信号驱动输入时钟信号，并且校正输入时钟信号的占空比，以将输出时钟信号输出到输出节点；第二可变驱动器，其包括：第一PMOS晶体管，输入时钟信号输入到第一PMOS晶体管的栅极端子，并且电源电压施加到第一PMOS晶体管的源极端子；第二PMOS晶体管，互补占空比分辨率控制信号输入到第二PMOS晶体管的栅极端子，第二PMOS晶体管的源极端子联接到第一PMOS晶体管的漏极端子，并且第二PMOS晶体管的漏极端子联接到输出节点；第一NMOS晶体管，占空比分辨率控制信号输入到第一NMOS晶体管的栅极端
子，并且第一NMOS晶体管的漏极端子联接到输出节点；以及第二NMOS晶体管，输入时钟信号输入到第二NMOS晶体管的栅极端子，第二NMOS晶体管的漏极端子联接到第一NMOS晶体管的源极端子，并且接地电压施加到第二NMOS晶体管的源极端子；以及占空比控制电路，其被配置为对输入时钟信号进行计数，并且当在占空比校正完成信号被激活的状态下输入时钟信号的计数值小于阈值时，激活占空比分辨率控制信号。
[0007]在本公开的一个实施方式中，一种占空比校正方法可以包括：通过检测输出时钟信号的占空比来生成占空比检测信号；通过基于占空比检测信号改变占空比控制信号来以第一分辨率校正输入时钟信号的占空比；当在早于参考时间的定时完成以第一分辨率进行的对输入时钟信号的占空比的校正操作并且占空比校正完成信号被激活时，激活占空比分辨率控制信号；以及当占空比分辨率控制信号被激活时，以第二分辨率重新校正输入时钟信号的占空比。
[0008]下面将更详细地描述这些和其它特征、方面和实施方式。
附图说明
[0009]从以下结合附图的详细描述中，将更清楚地理解本公开的主题的上述和其它方面、特征和优点，其中：
[0010]图1是示出根据本公开的一个实施方式的占空比校正装置的配置的示图；
[0011]图2是示出根据本公开的一个实施方式的图1所示的占空比校正电路的配置的示图；
[0012]图3是示出根据本公开的一个实施方式的图1所示的占空比分辨率控制电路的配置的示图；
[0013]图4是用于描述根据本公开的一个实施方式的占空比校正方法的流程图；以及
[0014]图5是示出根据本公开的一个实施方式的占空比校正装置的操作的定时图。
具体实施方式
[0015]参照附图详细描述本公开的各种实施方式。附图是各种实施方式和中间结构的示意性图示。就此而言，作为例如制造技术和/或公差的结果，图示的配置和形状的变化是可以预期的。因此，所描述的实施方式不应被解释为限于本文所示的特定配置和形状，而是可以包括不脱离如所附权利要求中限定的本公开的精神和范围的配置和形状上的偏差。
[0016]在此参照实施方式的截面和/或平面图示描述了本公开的实施方式。然而，本公开的实施方式不应被解释为限制本公开。尽管示出并且描述了本公开的一些实施方式，但是本领域普通技术人员应当理解，在不脱离本公开的原理和精神的情况下，可以对这些实施方式进行改变。
[0017]图1是示出根据本公开的一个实施方式的占空比校正装置100的配置的示图。参照图1，占空比校正装置100可以接收输入时钟信号CLK_IN，校正输入时钟信号CLK_IN的占空比，并且生成输出时钟信号CLK_OUT。输入时钟信号CLK_IN可以是从包括占空比校正装置100的半导体设备的外部装置传输的外部时钟信号。占空比校正装置100可以执行占空比校正操作，以补偿输入时钟信号CLK_IN的占空比的变化。
[0018]占空比校正装置100可以接收输入时钟信号CLK_IN，对输入时钟信号CLK_IN的输
入时钟计数(input clock count)进行计数，检测输出时钟信号CLK_OUT的占空比以生成占空比检测信号DDS和占空比控制信号DCS<0:3>，当基于占空比检测信号DDS完成占空比校正时生成占空比校正完成信号DCC_DONE，并且基于占空比校正完成信号DCC_DONE和输入时钟信号CLK_IN的输入时钟计数生成占空比分辨率控制信号RCS。
[0019]占空比校正装置100可以在占空比分辨率控制信号RCS处于未激活状态时，通过以第一分辨率校正输入时钟信号CLK_IN的占空比来生成输出时钟信号CLK_OUT，并且在占空比分辨率控制信号RCS被激活并且输入时钟信号的输入时钟计数小于阈值时，通过以比第一分辨率更精细的第二分辨率校正输入时钟信号CLK_IN的占空比来生成输出时钟信号CLK_OUT。
[0020]占空比校正装置100可以包括占空比校正电路110和占空比控制电路120。
[0021]占空比校正电路110可以接收输入时钟信号CL本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种占空比校正装置，所述占空比校正装置包括：占空比校正电路，所述占空比校正电路基于占空比控制信号来校正输入时钟信号的占空比以生成输出时钟信号，并且当占空比分辨率控制信号被激活时，所述占空比校正电路附加地校正所述输入时钟信号的占空比以生成所述输出时钟信号；以及占空比控制电路，所述占空比控制电路检测所述输出时钟信号的占空比以生成针对所述输入时钟信号的所述占空比控制信号和占空比校正完成信号，并且当在早于参考时间的定时生成所述占空比校正完成信号时激活所述占空比分辨率控制信号。2.根据权利要求1所述的占空比校正装置，其中，所述占空比校正电路包括：第一可变驱动器，所述第一可变驱动器基于所述占空比控制信号对所述输入时钟信号执行上拉/下拉操作；以及第二可变驱动器，所述第二可变驱动器在所述占空比分辨率控制信号被激活时对所述输入时钟信号执行上拉/下拉操作。3.根据权利要求1所述的占空比校正装置，其中，所述占空比控制电路还在所述占空比校正完成信号未在早于所述参考时间的定时生成时将所述占空比分辨率控制信号保持在未激活状态。4.根据权利要求3所述的占空比校正装置，其中，所述占空比控制电路包括：占空比检测电路，所述占空比检测电路检测所述输出时钟信号的占空比以生成所述占空比检测信号；占空比控制信号生成电路，所述占空比控制信号生成电路基于所述占空比检测信号生成所述占空比校正完成信号和所述占空比控制信号；以及占空比分辨率控制电路，所述占空比分辨率控制电路接收所述输入时钟信号和所述占空比校正完成信号以生成所述占空比分辨率控制信号。5.根据权利要求4所述的占空比校正装置，其中，当基于所述占空比控制信号的对所述输入时钟信号的占空比的校正完成时，所述占空比控制信号生成电路生成所述占空比校正完成信号。6.根据权利要求4所述的占空比校正装置，其中，所述占空比分辨率控制电路还：当在早于所述参考时间的定时生成所述占空比校正完成信号时，激活所述占空比分辨率控制信号，并且当在早于所述参考时间的定时未生成所述占空比校正完成信号时，将所述占空比分辨率控制信号保持在未激活状态。7.一种占空比校正装置，所述占空比校正装置包括：占空比校正电路，所述占空比校正电路基于占空比控制信号和占空比分辨率控制信号来校正输入时钟信号的占空比以生成输出时钟信号，其中，所述占空比校正电路基于所述占空比控制信号来校正所述输入时钟信号的占空比，并且基于所述占空比分辨率控制信号来重新校正所述输入时钟信号的占空比，并且其中，对于校正和重新校正，分辨率彼此不同；以及占空比控制电路，所述占空比控制电路：对所述输入时钟信号进行计数，当基于所述占空比控制信号的校正完成时，生成占空比校正完成信号，并且
当在生成所述占空比校正完成信号的定时所述输入时钟信号的计数值小于阈值时，生成所述占空比分辨率控制信号。8.根据权利要求7所述的占空比校正装置，其中，所述占空比校正电路通过对所述输入时钟信号执行上拉/下拉操作来校正所述输入时钟信号的占空比，其中，所述占空比校正电路通过基于所述占空比控制信号的代码值改变上拉/下拉驱动能力来校正所述输入时钟信号的占空比，其中，所述占空比校正电路基于所述占空比分辨率控制信号，通过对所述输入时钟信号执行上拉/下拉操作来重新校正所述输入时钟信号的占空比，并且其中，用于重新校正的分辨率比用于校正的分辨率更精细。9.根据权利要求8所述的占空比校正装置，其中，所述占空比控制电路包括：占空比检测电路，所述占空比检测电路检测所述输出时钟信号的占空比以生成占空比检测信号；占空比控制信号生成电路，所述占空比控制信号生成电路接收所述占空比检测信号，生成代码值基于所述占空比检测信号而改变的所述占空比控制信号，并且当占空比校正完成时生成所述占空比校正完成信号；以及占空比分辨率控制电路，所述占空比分辨率控制电路接收所述输入时钟信号和所述占空比校正完成信号，以生成所述占空比分辨率控制信号，其中，所述占空比分辨率控制电路还在所述占空比校正完成信号在早于参考时间的定时生成时激活所述占空比分辨率控制信号。10.一种占空比校正装置，所述占空比校正装置包括：第一可变驱动器，所述第一可变驱动器基于占空比控制信号以第一分辨率校正输入时钟信号的占空比以生成输出时钟信号；第二可变驱动器，所述第二可变驱动器基于占空比分辨率控制信号，以比所述第一分辨率更精细的第二分辨率来重新校正所述输入时钟信号的占空比，以生成所述输出时钟信号；以及占空比控制电路，所述占空比控制电路：对所述输入时钟信号进行...

【专利技术属性】
技术研发人员：杨大浩，孙琯琇，林钟勋，张俊瑞，郑尧韩，洪在亨，黄炳柱，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：