具备占空比校准功能的缓冲器电路制造技术

本发明专利技术提供了一种具备占空比校准功能的缓冲器电路，涉及模拟集成电路技术领域，该电路包括：前馈电路和反馈电路，前馈电路包括第一和第二缓冲器电路；反馈电路包括第三缓冲器电路、滤波比较单元；第一缓冲器电路的输入端与信号输入端连接，第二缓冲器电路的输出端与第三缓冲器电路的输入端连接；第二缓冲器电路用于将第一缓冲器电路输出的信号反相；第三缓冲器电路用于将第二缓冲器电路输出的信号转换成差分信号；滤波比较单元用于对第三缓冲器电路输出的差分信号进行低通滤波和比较，并将输出电压输出到第一缓冲器电路对占空比进行校准。本发明专利技术的具备占空比校准功能的缓冲器电路采用纯模拟的方式实现，避免了使用复杂的数字实现方式，并且能够应对工艺、电源电压、温度等变化，具有较好的鲁棒性，兼具了电路设计复杂度低和时钟信号占空比校准精度高的技术效果。果。果。

【技术实现步骤摘要】
具备占空比校准功能的缓冲器电路


[0001]本专利技术涉及模拟集成电路
，具体涉及一种具备占空比校准功能的缓冲器电路。

技术介绍

[0002]在模拟集成电路领域中的时钟信号传输过程中，占空比失配能够较大程度地影响系统性能，特别是在参考时钟倍频器的输入端，需要50％占空比的时钟信号，而占空比严重偏离50％的时钟信号会导致较大参考杂散。另外，在不同的工艺、电源电压、温度变化下，也容易导致不同程度的占空比偏差。
[0003]目前，校准时钟信号占空比是以数字开环结构的形式或以纯模拟的形式来实现的，但前者虽然能够完成对时钟信号占空比的校准，但其电路设计的复杂度大大增加，后者通常利用固定参考电压与经过RC低通滤波后的输出时钟信号进行比较来调节占空比偏差，其电路结构复杂度相较于前者变小，虽然在一定程度上减小了占空比偏差，但是其应对工艺、电源电压、温度等变化的适应性较差，导致鲁棒性较差，且时钟信号的上升沿和下降沿的匹配也较差进而也会导致占空比失配。
[0004]因此，亟需一种校准时钟信号占空比的改进的结构来解决上述技术问题。

技术实现思路

[0005]有鉴于此，本专利技术的目的在于提供一种具备占空比校准功能的缓冲器电路，以改善电路设计复杂和精确校准时钟信号占空比不能兼得的技术问题。
[0006]第一方面，本专利技术实施例提供了一种具备占空比校准功能的缓冲器电路，包括：前馈电路和反馈电路，所述前馈电路包括按顺序级联的第一缓冲器电路和第二缓冲器电路；反馈电路包括按顺序级联的第三缓冲器电路、滤波比较单元；
[0007]所述第一缓冲器电路的输入端与信号输入端连接，所述第二缓冲器电路的输出端与所述第三缓冲器电路的输入端连接；
[0008]所述第二缓冲器电路用于将所述第一缓冲器电路输出的信号反相；所述第三缓冲器电路用于将所述第二缓冲器电路输出的信号转换成差分信号；所述滤波比较单元用于对所述第三缓冲器电路输出的差分信号进行低通滤波和比较，并将输出电压输出到所述第一缓冲器电路对占空比进行校准。
[0009]结合第一方面，本专利技术实施例提供了第一方面的第一种可能的实施方式，其中，所述第一缓冲器电路包括第一P沟道金属氧化物半导体和第一 N沟道金属氧化物半导体，用于确定与所述第一缓冲器电路的输入端的上升沿和下降沿对应的固定的输出端翻转电压点。
[0010]结合第一方面的第一种可能的实施方式，本专利技术实施例提供了第一方面的第二种可能的实施方式，其中，所述第一缓冲器电路还包括第二P沟道金属氧化物半导体和第二N沟道金属氧化物半导体，用于根据所确定的所述第一缓冲器的输出端翻转电压点的上移/
下移校准占空比。
[0011]结合第一方面，本专利技术实施例提供了第一方面的第三种可能的实施方式，其中，所述前馈电路还包括第一电容；
[0012]所述第一电容连接于所述信号输入端和所述第一缓冲器电路的输入端之间，用于与所述第一缓冲器电路协作用于接收电流型逻辑电路模式的输入信号。
[0013]结合第一方面，本专利技术实施例提供了第一方面的第四种可能的实施方式，其中，所述滤波比较单元包括连接于所述第三缓冲器电路的输出端和所述第二P沟道金属氧化物半导体、第二N沟道金属氧化物半导体的输入端之间第一低通滤波器和第二低通滤波器，用于输出第一平均电压值和第二平均电压值。
[0014]结合第一方面的第四种可能的实施方式，本专利技术实施例提供了第一方面的第五种可能的实施方式，其中，所述滤波比较单元包括连接于第一低通滤波器和第二低通滤波器的输出端与所述第二P沟道金属氧化物半导体、第二N沟道金属氧化物半导体的输入端之间的比较器，用于接收所述第一平均电压值和所述第二平均电压值，并将根据所述第一平均电压值和所述第二平均电压值得到的输出电压作为所述第二P沟道金属氧化物半导体和第二N沟道金属氧化物半导体的偏置电压。
[0015]结合第一方面的第五种可能的实施方式，本专利技术实施例提供了第一方面的第六种可能的实施方式，其中，所述反馈电路还包括第二电容；
[0016]所述第二电容的一端连接于所述第二P沟道金属氧化物半导体、所述第二N沟道金属氧化物半导体的输入端和所述比较器的输出端之间，所述第二电容的另一端接地，用于对所述比较器输出的高频成分吸收到地。
[0017]结合第一方面，本专利技术实施例提供了第一方面的第七种可能的实施方式，其中，所述第二缓冲器电路的输出端与所述第三缓冲器电路的输入端之间的节点作为信号输出端。
[0018]结合第一方面的第五种可能的实施方式，本专利技术实施例提供了第一方面的第八种可能的实施方式，其中，所述第一缓冲器电路和所述比较器的器件参数基于需要校准的占空比偏差范围进行调整。
[0019]结合第一方面的第三种可能的实施方式，本专利技术实施例提供了第一方面的第九种可能的实施方式，所述第一缓冲器电路还包括自偏置反馈电阻，用于与所述第一电容协作用于接收电流型逻辑电路的输入信号。
[0020]本专利技术实施例带来了以下有益效果：本专利技术实施例提供的一种具备占空比校准功能的缓冲器电路，该电路包括：前馈电路和反馈电路，前馈电路包括第一和第二缓冲器电路；反馈电路包括第三缓冲器电路、滤波比较单元；第一缓冲器电路的输入端与信号输入端连接，第二缓冲器电路的输出端与第三缓冲器电路的输入端连接；第二缓冲器电路用于将第一缓冲器电路输出的信号反相；第三缓冲器电路用于将第二缓冲器电路输出的信号转换成差分信号；滤波比较单元用于对第三缓冲器电路输出的差分信号进行低通滤波和比较，并将输出电压输出到第一缓冲器电路对占空比进行校准。本专利技术的具备占空比校准功能的缓冲器电路采用纯模拟的方式实现，避免了使用复杂的数字实现方式，并且能够应对工艺、电源电压、温度等变化，具有较好的鲁棒性，兼具了电路设计复杂度低和时钟信号占空比校准精度高的技术效果。
[0021]本专利技术的其他特征和优点将在随后的说明书中阐述，并且部分地从说明书中变得
显而易见，或者通过实施本专利技术而了解。本专利技术的目的和其他优点在说明书、权利要求书以及附图中所特别指出的结构中实现和获得。
[0022]为使本专利技术的上述目的、特征和优点能够更加明显易懂，下文特举优选实施例，并配合所附附图，作详细说明如下。
附图说明
[0023]为了更清楚地说明本专利技术的具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图进行简单的介绍，显而易见地，下面描述中的附图是本专利技术的一些实施方式，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0024]图1为本专利技术实施例的反馈回路采用差分信号的具备占空比校准功能的缓冲器电路的示意图；
[0025]图2为本专利技术实施例的支持方波输入信号的具备占空比校准功能的缓冲器电路的示意图；
[0026]图3为本专利技术实施例的具备占空比校准功能的缓冲器电路针对高频方波输入信号的应用中作出相应调整的示意图；
[0027]图4为本专利技术实施例的具备占空本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具备占空比校准功能的缓冲器电路，其特征在于，包括：前馈电路和反馈电路，所述前馈电路包括按顺序级联的第一缓冲器电路和第二缓冲器电路；反馈电路包括按顺序级联的第三缓冲器电路、滤波比较单元；所述第一缓冲器电路的输入端与信号输入端连接，所述第二缓冲器电路的输出端与所述第三缓冲器电路的输入端连接；所述第二缓冲器电路用于将所述第一缓冲器电路输出的信号反相；所述第三缓冲器电路用于将所述第二缓冲器电路输出的信号转换成差分信号；所述滤波比较单元用于对所述第三缓冲器电路输出的差分信号进行低通滤波和比较，并将输出电压输出到所述第一缓冲器电路对占空比进行校准。2.根据权利要求1所述的具备占空比校准功能的缓冲器电路，其特征在于，所述第一缓冲器电路包括第一P沟道金属氧化物半导体和第一N沟道金属氧化物半导体，用于确定与所述第一缓冲器电路的输入端的上升沿和下降沿对应的固定的输出端翻转电压点。3.根据权利要求2所述的具备占空比校准功能的缓冲器电路，其特征在于，所述第一缓冲器电路还包括第二P沟道金属氧化物半导体和第二N沟道金属氧化物半导体，用于根据所确定的所述第一缓冲器的输出端翻转电压点的上移/下移校准占空比。4.根据权利要求1所述的具备占空比校准功能的缓冲器电路，其特征在于，所述前馈电路还包括第一电容；所述第一电容连接于所述信号输入端和所述第一缓冲器电路的输入端之间，用于与所述第一缓冲器电路协作用于接收电流型逻辑电路模式的输入信号。5.根据权利要求1所述的具备占空比校准功能的缓冲器电路，其特征在于，所述滤波比较单元包括连接于所述第三...

【专利技术属性】
技术研发人员：朱雄辉，唐立田，李晔，
申请(专利权)人：泛升云微电子苏州有限公司，
类型：发明
国别省市：