本发明专利技术提出了一种高精度脉冲信号产生装置、FPGA芯片和信号处理设备。其中该高精度脉冲信号产生装置包括：脉冲信号产生模块，所述脉冲信号产生模块用于产生第一脉冲信号；并串转换模块，所述并串转换模块用于对所述第一脉冲信号进行并串转换，以输出单比特的第二脉冲信号；延迟调节模块，所述延迟调节模块用于对所述第二脉冲信号进行延迟调节；边沿检测模块，所述边沿检测模块用于对所述第一脉冲信号的上升沿和/或下降沿进行检测，以生成使能信号，并根据所述使能信号对所述延迟调节模块进行使能，以使所述延迟调节模块输出延迟精度可调的脉冲信号。该装置通过延迟调节模块输出延迟精度可调的脉冲信号，使得输出脉冲的精度高，且调节灵活。且调节灵活。且调节灵活。
【技术实现步骤摘要】
高精度脉冲信号产生装置、FPGA芯片和信号处理设备
[0001]本专利技术涉及信号技术处理领域，尤其涉及一种高精度脉冲信号产生装置、FPGA芯片和信号处理设备。
技术介绍
[0002]高精度脉冲信号发生器被广泛应用于医学、信号处理、雷达等诸多方面，为其提供精确的时序控制功能。高精度脉冲信号发生器用于为整机关键部件提供精确的工作时序，因此脉冲信号发生器的性能指标至关重要。相关技术中，脉冲信号发生器大多是利用DAC芯片实现的，产生脉冲的精度取决于DAC芯片的采样率和精度，要想实现亚纳秒级别的脉冲需要使用1GSPS以上甚至更高采样率的DAC芯片，具有成本高，结构复杂、配置麻烦等缺点。
技术实现思路
[0003]本专利技术旨在至少在一定程度上解决相关技术中的技术问题之一。
[0004]为此，本专利技术的第一个目的在于提出一种高精度脉冲信号产生装置。
[0005]本专利技术的第二个目的在于提出一种FPGA芯片。
[0006]本专利技术的第三个目的在于提出一种信号处理设备。
[0007]为达到上述目的，本专利技术第一方面实施例提出了一种高精度脉冲信号产生装置，包括：脉冲信号产生模块，所述脉冲信号产生模块用于产生第一脉冲信号；并串转换模块，所述并串转换模块用于对所述第一脉冲信号进行并串转换，以输出单比特的第二脉冲信号；延迟调节模块，所述延迟调节模块用于对所述第二脉冲信号进行延迟调节；边沿检测模块，所述边沿检测模块用于对所述第一脉冲信号的上升沿和/或下降沿进行检测，以生成使能信号，并根据所述使能信号对所述延迟调节模块进行使能，以使所述延迟调节模块输出延迟精度可调的脉冲信号。
[0008]进一步地，所述边沿检测模块还用于检测到所述第一脉冲信号的上升沿和/或下降沿时，在所述延迟调节模块的下一个时钟周期输出所述使能信号给所述延迟调节模块。
[0009]进一步地，所述边沿检测模块还用于检测到所述第一脉冲信号的上升沿时，生成所述使能信号，所述使能信号用于指示所述延迟调节模块对所述第二脉冲信号的高电平信号进行延迟调节，以使所述高电平信号的宽度展宽。
[0010]进一步地，所述边沿检测模块还用于检测到所述第一脉冲信号的下升沿时，生成所述使能信号，所述使能信号用于指示所述延迟调节模块对所述第二脉冲信号的低电平信号进行延迟调节，以使所述低电平信号的宽度展宽。
[0011]进一步地，所述延迟精度根据所述延迟调节模块的时钟频率确定。
[0012]进一步地，所述延迟精度包括39ps、52ps和78ps。
[0013]进一步地，所述第二脉冲信号的脉冲宽度大于所述时钟周期的脉冲宽度，且是所述时钟周期的脉冲宽度的整数倍。
[0014]根据本专利技术实施例的高精度脉冲信号产生装置，通过脉冲信号产生模块产生第一
脉冲信号，并通过并串转换模块对第一脉冲信号进行转换，将第一脉冲信号转换为串行信号，从而输出单比特的第二脉冲信号，通过延迟调节模块用于根据延迟精度对第二脉冲信号进行延迟调节，通过边沿检测模块在检测到第一脉冲信号的上升沿和/或下降沿时，生成使能信号，并将使能信号发送至延迟调节模块，以对延迟调节模块进行使能，使得延迟调节模块输出延迟精度可调的脉冲信号，对外围电路的要求较低，结构简单、且实现成本低，且可以通过调节延迟调节模块的工作频率来改变延迟精度，使得输出的脉冲精度高，以及可以根据实际需要灵活调节。
[0015]为达到上述目的，本专利技术第二方面实施例提出了一种FPGA芯片，包括根据本专利技术第一方面实施例所述的高精度脉冲信号产生装置。
[0016]为达到上述目的，本专利技术第三方面实施例提出了一种信号处理设备，包括本专利技术第二方面实施例所述的FPGA芯片。
[0017]进一步地，所述信号处理设备适于对微观磁共振信号、超声波信号、雷达信号和医学成像信号中的一种或多种进行处理。
[0018]本专利技术附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本专利技术的实践了解到。
附图说明
[0019]图1是根据本专利技术一个实施例的高精度脉冲信号产生装置的结构示意图；图2是根据本专利技术一个实施例的FPGA芯片的结构示意图；图3是根据本专利技术一个实施例的信号处理设备的结构示意图。
具体实施方式
[0020]下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本专利技术，而不能理解为对本专利技术的限制。
[0021]下面参考附图1
‑
3描述本专利技术实施例的一种高精度脉冲信号产生装置、FPGA芯片和信号处理设备。
[0022]图1是根据本专利技术一个实施例的高精度脉冲信号产生装置的结构示意图。
[0023]如图1所示，该高精度脉冲信号产生装置100可以包括：脉冲信号产生模块110、并串转换模块120、延迟调节模块130和边沿检测模块140。
[0024]其中，脉冲信号产生模块110用于产生第一脉冲信号；并串转换模块120用于对第一脉冲信号进行并串转换，以输出单比特的第二脉冲信号；延迟调节模块130用于对第二脉冲信号进行延迟调节；边沿检测模块140用于对第一脉冲信号的上升沿和/或下降沿进行检测，以生成使能信号，并根据使能信号对延迟调节模块130进行使能，以使延迟调节模块130输出延迟精度可调的脉冲信号。
[0025]可以理解的是，脉冲信号产生装置110产生的第一脉冲信号可以根据系统时钟生成，该第一脉冲信号的形式为方波，由低电位变为高电位的转态为上升沿，由高电位变为低电位的转态为下降沿。并串转换模块120是完成并行传输和串行传输这两种传输方式之间转换的模块，在本实施例中通过对第一脉冲信号的转换，将信号的传输方式从并行传输转
换为串行传输，输出第二脉冲信号，从而使得延迟调节模块130对第二脉冲信号进行延迟调节。
[0026]具体地，脉冲信号产生模块110用于根据实际需要产生工作时序，即产生第一脉冲信号，该第一脉冲信号为并行信号；并串转换模块120用于将并行数据转换为串行数据，将第一脉冲信号转换为单比特的第二脉冲信号；边沿检测模块140的作用在于检测第一脉冲信号的上升沿和下降沿，并在检测到第一脉冲信号的上升沿和/或下降沿时产生使能信号至延时调节模块130。延时调节模块130作用于第二脉冲信号上，在接收到使能信号时根据预设的延迟精度增加第二脉冲信号的脉宽。
[0027]可选地，并串转换模块120为OSERDES并串转换模块，或者移位寄存器，其中，OSERDES并串转换模块的作用在于实现高速源同步输出数据的并串转换，可以实现三态控制并串转换功能；延迟调节模块130为ODELAY延迟调节模块，ODELAY延迟调节允许各输入信号有独立的延迟。
[0028]作为一种可能的实施方式，边沿检测模块140还用于在检测到第一脉冲信号的上升沿和/或下降沿时，边沿检测模块140在下一个时本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种高精度脉冲信号产生装置，其特征在于，包括：脉冲信号产生模块，所述脉冲信号产生模块用于产生第一脉冲信号；并串转换模块，所述并串转换模块用于对所述第一脉冲信号进行并串转换，以输出单比特的第二脉冲信号；延迟调节模块，所述延迟调节模块用于对所述第二脉冲信号进行延迟调节；边沿检测模块，所述边沿检测模块用于对所述第一脉冲信号的上升沿和/或下降沿进行检测，以生成使能信号，并根据所述使能信号对所述延迟调节模块进行使能，以使所述延迟调节模块输出延迟精度可调的脉冲信号。2.根据权利要求1所述的高精度脉冲信号产生装置，其特征在于，所述边沿检测模块还用于检测到所述第一脉冲信号的上升沿和/或下降沿时，在所述延迟调节模块的下一个时钟周期输出所述使能信号给所述延迟调节模块。3.根据权利要求1所述的高精度脉冲信号产生装置，其特征在于，所述边沿检测模块还用于检测到所述第一脉冲信号的上升沿时，生成所述使能信号，所述使能信号用于指示所述延迟调节模块对所述第二脉冲信号的高电平信号进行延迟调节，以使所述高电平信号的宽度展宽。4.根据权利要求1所述的高精度脉冲信号产生装置，其...
【专利技术属性】
技术研发人员：王硕，王淋，
申请(专利权)人：国仪量子合肥技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。