一种容易调整输出占空比的软启动电路制造技术

本实用新型专利技术提供了一种容易调整输出占空比的软启动电路，包括：总时钟、计数器A、计数器B和输出部分，所述总时钟的输入端与基础时钟相连，所述总时钟的输出端与所述计时器A的输入端连接，本实用新型专利技术提供一种软启动的实现方法，这种方法原理简单，使用两个计数器(周期较长的计数器A和周期较短的计数器B)可以轻易控制输出的占空比。计数器B的值为0到63不停地循环，B小于A时输出为1。计数器A的值直接反映当前的占空比，通过操作计数器A的值就可以控制输出的占空比。给计数器A接入一个周期较长的时钟，使计数器A缓慢增大，就可以在OUT脚得到占空比不断增大的矩形波(PWM)，有效电压就从0平滑地上升到额定电压。平滑地上升到额定电压。平滑地上升到额定电压。

【技术实现步骤摘要】
一种容易调整输出占空比的软启动电路


[0001]本技术涉及软启动电路
，特别涉及一种容易调整输出占空比的软启动电路。

技术介绍

[0002]现有的软启动电路存在一定不足，不不安于调整输出占空比。

技术实现思路

[0003]针对现有技术中的上述不足，本技术提供了一种容易调整输出占空比的软启动电路。
[0004]为了达到上述技术目的，本技术采用的技术方案为：
[0005]一种容易调整输出占空比的软启动电路，包括：总时钟、计数器A、计数器B和输出部分，所述总时钟的输入端与基础时钟相连，所述总时钟的输出端与所述计数器A的输入端连接，所述计数器A和所述计数器B的输出端均与所述输出部分连接，所述输出部分的输出端与所述计数器A和所述计数器B的输入端连接。
[0006]作为改进，所述总时钟包括：D0触发器、D1触发器、D2触发器、D3触发器、D4触发器和D5触发器，所述D0触发器、所述D1触发器、所述D2触发器、所述D3触发器、所述D4 触发器和所述D5触发器依次进行连接。
[0007]作为改进，所述计数器A包括：NOR0或非门、D6触发器、D7触发器、D8触发器、D9触发器、D10触发器和D11触发器，所述NOR0或非门、所述D6触发器、所述D7触发器、所述 D8触发器、所述D9触发器、所述D10触发器和所述D11触发器依次进行连接。
[0008]作为改进，所述计数器B包括：NOR1或非门、D12触发器、D13触发器、D14触发器、D15 触发器、D16触发器和D17触发器，所述NOR1或非门、所述D12触发器、所述D13触发器、所述D14触发器、所述D15触发器、所述D16触发器和所述D17触发器依次进行连接。
[0009]作为改进，所述输出部分包括检测部分A、检测部分B、检测部分C和RS锁存器，所述检测部分A中设置有NAND0与非门、NAND1与非门和NOR2或非门，所述NAND0与非门和所述 NAND1与非门的输出端均与所述NOR2或非门输入端连接，所述检测部分B中设置有D18触发器和NOR3或非门，所述D18触发器的输出端与所述NOR3或非门的输入端连接，所述检测部分C中设置有XNOR0同或门、XNOR1同或门、XNOR2同或门、XNOR3同或门、XNOR4同或门和 XNOR5同或门、NAND2与非门、NAND3与非门和NOR4或非门，所述XNOR0同或门、所述XNOR1 同或门、所述XNOR2同或门的输出端与所述NAND2与非门的输入端连接，所述NAND2与非门和所述NAND3与非门的输出端与所述NOR4或非门的输入端连接，所述RS锁存器中设置有NOR5 或非门和NOR6或非门，所述NOR5或非门的输出端与所述NOR6或非门的输入端连接，所述NOR6或非门的输出端与所述NOR5或非门的输入端连接，所述检测部分A、所述检测部分B和所述检测部分C的输出端与所述RS锁存器的输入端连接。
[0010]本技术的有益效果为：
与非门的输出端均与所述NOR2或非门输入端连接，所述检测部分B中设置有D18触发器和 NOR3或非门，所述D18触发器的输出端与所述NOR3或非门的输入端连接，所述检测部分C 中设置有XNOR0同或门、XNOR1同或门、XNOR2同或门、XNOR3同或门、XNOR4同或门和XNOR5 同或门、NAND2与非门、NAND3与非门和NOR4或非门，所述XNOR0同或门、所述XNOR1同或门、所述XNOR2同或门的输出端与所述NAND2与非门的输入端连接，所述NAND2与非门和所述NAND3与非门的输出端与所述NOR4或非门的输入端连接，所述RS锁存器中设置有NOR5或非门和NOR6或非门，所述NOR5或非门的输出端与所述NOR6或非门的输入端连接，所述NOR6 或非门的输出端与所述NOR5或非门的输入端连接，所述检测部分A、所述检测部分B和所述检测部分C的输出端与所述RS锁存器的输入端连接。
[0027]如图2所示的总时钟，由6个D触发器构成，每一个D触发器的QN端连接自己的D端， D0、D1、D2、D3和D4触发器的Q端分别连接D1、D2、D3、D4和D5触发器的CLK端。D0的 CLK端接入基础时钟(这里以周期为1us的时钟CP_1us为例)。POR信号送入每个D触发器的SET端，用于复位。
[0028]图中带三角符号的一端为CLK端，这一端接入时钟信号，D触发器的每个时钟上升沿到来时，会将D端的值送至Q端，D端的值取反送至QN端，我们将D触发器的QN端连接到D端，可以使Q端的值在每个时钟上升沿到来时翻转一次，就可以得到周期为原来两倍的时钟(QN端也是)，即可以对时钟信号进行二分频。SET端和CLR端分别为置位端和复位端，当SET＝1时，Q置一，QN清零。当CLR＝1时，Q清零，QN置一。SET端和CLR端不能同时为 1。
[0029]通过异步计数器将周期为1us的系统时钟进行二分频、四分频、八分频、
……
，此处以六十四分频为例，得到周期为64us的时钟，波形如图3所示。此部分可供其他电路使用，若已有分频好的时钟，则这此部分可以省略。这部分用来给计数器A一个周期较长的时钟，使计数器A缓慢增大。
[0030]图4为计数器A和计数器B，从AN<5:0>(或BN<5:0>)端可以读到计数结果。计数器A 里的D6、D7、D8、D9和D10触发器的Q端分别连接D7、D8、D9、D10和D11触发器的CLK端。 D7的CLK端接入分频后的时钟CPN_64us和信号Aeq111111的或非，即当Aeq111111＝1时，计数器A停止工作。计数器B里的D12、D13、D14、D15和D16触发器的Q端分别连接D13、 D14、D15、D16和D17触发器的CLK端。D12的CLK端接入时钟CP_1us和信号Aeq111111的或非，即当Aeq111111＝1时，计数器B也停止工作。POR信号送入每个D触发器的SET端，用于复位。
[0031]复位结束后开始计数，AN<5:0>每64us加一，BN<5:0>每1us加一，当Aeq111111＝1时，两组计数器都会停止。
[0032]图5为输出部分，3个检测部分分别检测计数器A是否计满、计数器B是否等于0、计数器B是否等于计数器A。右侧为一个RS锁存器，当A计满或者B＝0时，OUT端置一。当B＝A 时，OUT清零。
[0033]与非门NAND0和与非门NAND1的输出接给二输入或非门NOR2的输入端，这三个门电路构成一个六输入与门，将AN<0>至AN<5>接在这个六输入与门的输入端，输出端即为Aeq111111 信号，当AN<5:0>＝63时，Aeq111111＝1。
[0034]D18触发器的CLK端接CP_1us，D端接BN&a本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种容易调整输出占空比的软启动电路，其特征在于，包括：总时钟、计数器A、计数器B和输出部分，所述总时钟的输入端与基础时钟相连，所述总时钟的输出端与所述计数器A的输入端连接，所述计数器A和所述计数器B的输出端均与所述输出部分连接，所述输出部分的输出端与所述计数器A和所述计数器B的输入端连接。2.根据权利要求1所述的一种容易调整输出占空比的软启动电路，其特征在于，所述总时钟包括：D0触发器、D1触发器、D2触发器、D3触发器、D4触发器和D5触发器，所述D0触发器、所述D1触发器、所述D2触发器、所述D3触发器、所述D4触发器和所述D5触发器依次进行连接。3.根据权利要求2所述的一种容易调整输出占空比的软启动电路，其特征在于，所述计数器A包括：NOR0或非门、D6触发器、D7触发器、D8触发器、D9触发器、D10触发器和D11触发器，所述NOR0或非门、所述D6触发器、所述D7触发器、所述D8触发器、所述D9触发器、所述D10触发器和所述D11触发器依次进行连接。4.根据权利要求3所述的一种容易调整输出占空比的软启动电路，其特征在于，所述计数器B包括：NOR1或非门、D12触发器、D13触发器、D14触发器、D15触发器、D16触发器和D17触发器，所述NOR1或非门、所述D12触发器、所述D13触发器、所述D...

【专利技术属性】
技术研发人员：ꢀ七四专利代理机构，
申请(专利权)人：上海鑫雁微电子股份有限公司，
类型：新型
国别省市：