一种双反馈环路结构的小数分频锁相环电路制造技术

本申请涉及集成电路技术领域，公开了本发明专利技术所提供的一种双反馈环路结构的小数分频锁相环电路，包括：鉴频鉴相器，电荷泵，环路滤波器，压控振荡器，分频器和混频器。鉴频鉴相器的输出端与电荷泵的输入端连接，电荷泵的输出端与环路滤波器的输入端连接，环路滤波器的输出端与压控振荡器的输入端连接，压控振荡器的输出端作为小数分频锁相环电路的输出端。压控振荡器的输出端分别与混频器的输入端，以及分频器的输入端连接，且混频器的输出端与鉴频鉴相器的第一输入端连接，分频器的输出端与鉴频鉴相器的第二输入端连接，构成双反馈环路的锁相环，从而降低锁相环电路的总反馈系数，使得带内噪声得到降低，并抑制小数杂散，提升系统的整体性能。整体性能。整体性能。

【技术实现步骤摘要】
一种双反馈环路结构的小数分频锁相环电路


[0001]本申请涉及集成电路
，特别是涉及一种双反馈环路结构的小数分频锁相环电路。

技术介绍

[0002]随着无线通信技术的发展，作为本地振荡器的频率综合器这类集成电路技术应用越来越广泛，其中，小数分频频率综合器(即，小数分频锁相环电路)应用最为广泛。
[0003]图1为本申请所提供的一种小数分频锁相环电路图，如图1所示，当前的小数分频锁相环电路包括鉴频鉴相器(PFD)101，电荷泵(CP)102，环路滤波器(LF)103，压控振荡器(VCO)104，以及由差分积分调制器(DSM)和多模分频器(MMD)实现的小数分频器105。其中，小数分频器105的小数分频比为N.f，N为整数部分，f为小数部分。
[0004]在小数分频锁相环的集成电路系统中，DSM的量化噪声和CP102电流噪声对锁相环输出相位噪声的影响问题，以及与DSM量化噪声、PFD101及CP102非线性相关的带内小数杂散问题，是影响系统性能提高的两大瓶颈。当DSM的量化噪声和CP102电流噪声对锁相环输出的噪声贡献过高，以及带内小数杂散过高时，将会降低锁相环本身输出的频率信号质量，进而也恶化了其应用系统的信噪比，特别是在无线通信应用领域中，甚至会干扰到其他相邻的信道。
[0005]目前，由于DSM量化噪声和CP102电流噪声在锁相环环路中的传输函数呈低通滤波特性，因此，通常通过减小锁相环的环路带宽，进而抑制小数杂散，以及降低带内噪声贡献，然而，这会导致VCO104的相位噪声贡献增加，以及环路锁定时间增加，进而影响了锁相环系统本身输出的频率信号质量，特别是带外噪声性能变差，以及无法满足快速跳频的系统应用需求。
[0006]由此可见，如何降低DSM量化噪声在锁相环输出端贡献的相位噪声，降低小数杂散，提升系统性能，是本领域技术人员亟待解决的问题。

技术实现思路

[0007]本申请的目的是提供一种双反馈环路结构的小数分频锁相环电路，降低DSM量化噪声在锁相环输出端贡献的相位噪声，降低杂散，提升系统性能。
[0008]为解决上述技术问题，本申请提供一种双反馈环路结构的小数分频锁相环电路，包括：鉴频鉴相器，电荷泵，环路滤波器，压控振荡器，分频器和混频器；
[0009]所述鉴频鉴相器的输出端与所述电荷泵的输入端连接，所述电荷泵的输出端与所述环路滤波器的输入端连接，所述环路滤波器的输出端与所述压控振荡器的输入端连接，所述压控振荡器的输出端作为所述小数分频锁相环电路的输出端；
[0010]所述压控振荡器的输出端分别与所述混频器的输入端，以及所述分频器的输入端连接，所述混频器的输出端与所述鉴频鉴相器的第一输入端连接，所述分频器的输出端与所述鉴频鉴相器的第二输入端连接，以便构成双反馈环路的锁相环以降低所述小数分频锁
相环电路的总反馈系数。
[0011]优选地，当所述压控振荡器的增益为正数时，所述鉴频鉴相器的第一输入端为正输入端，所述鉴频鉴相器的第二输入端为负输入端；当所述压控振荡器的增益为负数时，所述鉴频鉴相器的第一输入端为负输入端，所述鉴频鉴相器的第二输入端为正输入端，以便于分别基于所述混频器和所述分频器构成两个负反馈环路。
[0012]优选地，当所述压控振荡器的增益为正数时，所述鉴频鉴相器的第一输入端为负输入端，所述鉴频鉴相器的第二输入端为正输入端，以便于基于所述混频器构成负反馈环路，且基于所述分频器构成正反馈环路。
[0013]优选地，当所述压控振荡器的增益为负数时，所述鉴频鉴相器的第一输入端为正输入端，所述鉴频鉴相器的第二输入端为负输入端，以便于基于所述混频器构成负反馈环路，且基于所述分频器构成正反馈环路。
[0014]优选地，电荷泵的输出电流可调节为：
[0015][0016]其中，所述I
cp
为电荷泵的默认电流，所述N.f为所述分频器的分频比，N为整数部分，f为小数部分。
[0017]优选地，所述混频器为混频系数大于或等于2的混频器。
[0018]优选地，所述分频器包括小数分频器和整数分频器。
[0019]本专利技术所提供的一种双反馈环路结构的小数分频锁相环电路，包括：鉴频鉴相器，电荷泵，环路滤波器，压控振荡器，分频器和混频器。鉴频鉴相器的输出端与电荷泵的输入端连接，电荷泵的输出端与环路滤波器的输入端连接，环路滤波器的输出端与压控振荡器的输入端连接，压控振荡器的输出端作为小数分频锁相环电路的输出端。压控振荡器的输出端分别与混频器的输入端，以及分频器的输入端连接，且混频器的输出端与鉴频鉴相器的第一输入端连接，分频器的输出端与鉴频鉴相器的第二输入端连接，以便构成双反馈环路的锁相环以降低小数分频锁相环电路的总反馈系数。由此可见，本申请所提供的技术方案，分别基于分频器和混频器构建两条反馈环路，并分别与鉴频鉴相器的第一输入端和第二输入端连接，以便降低小数分频锁相环电路的总反馈系数，进而降低带内噪声贡献，并抑制小数杂散，提升系统的整体性能，并且可避免通过减小锁相环的环路带宽以降低带内噪声贡献和抑制小数杂散，所导致压控振荡器相位噪声贡献和环路锁定时间增加的问题。
附图说明
[0020]为了更清楚地说明本申请实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0021]图1为本申请所提供的一种小数分频锁相环电路图；
[0022]图2为本申请实施例所提供的一种双反馈环路结构的小数分频锁相环电路的结构图；
[0023]图3为本申请实施例所提供的一种DSM量化噪声在锁相环环路中的相位噪声模型的示意图；
[0024]图4为本申请实施例所提供的另一种双反馈环路结构的小数分频锁相环电路的结构图；
[0025]图5为本申请另一实施例所提供的一种双反馈环路结构的小数分频锁相环电路的结构图；
[0026]图6为本申请另一实施例所提供的一种双反馈环路结构的小数分频锁相环电路的结构图；
[0027]图7为本申请另一实施例所提供的一种双反馈环路结构的小数分频锁相环电路的结构图；
[0028]附图标记如下：101为PFD，102为CP，103为LF，104为VCO，105为分频器，106为混频器。
具体实施方式
[0029]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本申请保护范围。
[0030]本申请的核心是提供一种双反馈环路结构的小数分频锁相环电路，通过增加设置一个混频器，并基于该混频器和原有的分频器构建双反馈环路，进而降低小数分频锁相环电路的总反馈系数，使得带内噪声贡献降低，并抑制小数杂散本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种双反馈环路结构的小数分频锁相环电路，其特征在于，包括：鉴频鉴相器，电荷泵，环路滤波器，压控振荡器，分频器和混频器；所述鉴频鉴相器的输出端与所述电荷泵的输入端连接，所述电荷泵的输出端与所述环路滤波器的输入端连接，所述环路滤波器的输出端与所述压控振荡器的输入端连接，所述压控振荡器的输出端作为所述小数分频锁相环电路的输出端；所述压控振荡器的输出端分别与所述混频器的输入端，以及所述分频器的输入端连接，所述混频器的输出端与所述鉴频鉴相器的第一输入端连接，所述分频器的输出端与所述鉴频鉴相器的第二输入端连接，以便构成双反馈环路的锁相环以降低所述小数分频锁相环电路的总反馈系数。2.根据权利要求1所述的双反馈环路结构的小数分频锁相环电路，其特征在于，当所述压控振荡器的增益为正数时，所述鉴频鉴相器的第一输入端为正输入端，所述鉴频鉴相器的第二输入端为负输入端；当所述压控振荡器的增益为负数时，所述鉴频鉴相器的第一输入端为负输入端，所述鉴频鉴相器的第二输入端为正输入端，以便于分别基于所述混频器和所述分频器构成两个负反馈环路。3.根据权利要求1所述的...

【专利技术属性】
技术研发人员：唐立田，朱雄辉，李晔，
申请(专利权)人：泛升云微电子苏州有限公司，
类型：发明
国别省市：