DTC线性度校准方法、装置及数字锁相环制造方法及图纸

本公开提供一种DTC线性度校准方法，所述方法包括：获取相位预测参数和锁定相位误差，根据相位预测参数、锁定相位误差以及预先配置的非线性预失真函数和校准阶数n，n≥2,计算数字时间转换器DTC的控制字，控制字用于使DTC调整参考时钟的时延，以使输入到TDC的参考时钟和反馈时钟保持在跟踪状态；可以控制DTC准确地调整参考时钟相位，保持参考时钟与反馈时钟相位同步，消除DTC非线性导致的相位调整值失配，抑制DTC非线性导致的杂散和噪声恶化问题，非线性抵消效果更好；无需改进模拟DTC电路设计，避免了复杂的数模接口，对PVT变化不敏感，电路可靠性及一致性高。本公开还提供一种DTC线性度校准装置及数字锁相环。线性度校准装置及数字锁相环。线性度校准装置及数字锁相环。

【技术实现步骤摘要】
DTC线性度校准方法、装置及数字锁相环


[0001]本公开涉及数字电路
，具体涉及一种DTC线性度校准方法、装置及数字锁相环。

技术介绍

[0002]第6代无线技术标准802.11ax支持1024QAM(正交幅度调制，Quadrature Amplitude Modulation)的调制解调方式，其
‑
35dB的EVM(误差向量幅度，Error Vector Magnitude)指标对时钟质量提出了严格的要求，对时钟电路的实现提出了巨大的挑战。传统锁相环在生成这种高质量时钟上遇到性能瓶颈，亟待新的架构和电路技术来解决这个问题。
[0003]相比于传统模拟锁相环(Analog Phase Lock Loop，APLL)，数字锁相环(Digital Phase Lock Loop，DPLL)在环路滤波器的设计及带宽配置上拥有更大的自由度，通过选择合适的环路参数，DPLL输出时钟的积分噪声可以调至最优的水平。另外，其全数字化的实现方式，也为增加各种数字校准技术提供了的可行性，这些校准技术将有效地提高锁相环性能。最后，DPLL相比APLL在先进工艺下具有显著的面积及性能优势。因此，用DPLL替代APLL作为高性能时钟源将成为未来时钟演进的趋势。
[0004]高性能DPLL主要采用时间数字转换器(Time Digital Converter，TDC)作为鉴相器，在小数模式下，TDC的动态范围通常要做到1个DCO(数控振荡器)时钟周期以上。对DPLL而言，TDC分辨率直接影响带内噪声性能，因此高性能DPLL需要将TDC分辨率做到皮秒级别。为了保证动态范围，TDC必须增加级数，然而过大的TDC级数又制约了鉴相器的线性度，因此，TDC分辨率与线性度是难以调和的矛盾。对DPLL而言，可以通过相位预测，并采用数字时间转换器(Digital Time Converter，DTC)将参考时钟与反馈时钟的相位误差调整到一个很小的范围，这样就降低了TDC的动态范围要求，保证了线性度。然而引入的DTC同样存在非线性问题，导致相位调整值失配，由此产生杂散和噪声问题。

技术实现思路

[0005]本公开提供一种DTC线性度校准方法、装置及数字锁相环。
[0006]第一方面，本公开实施例提供一种DTC线性度校准方法，所述方法包括：
[0007]获取相位预测参数和锁定相位误差；
[0008]根据所述相位预测参数、所述锁定相位误差以及预先配置的非线性预失真函数和校准阶数n，计算数字时间转换器DTC的控制字；
[0009]其中，n为大于或等于2的整数，所述控制字用于使所述DTC调整参考时钟的时延，以使输入到时间数字转换器TDC的参考时钟和反馈时钟保持在跟踪状态。
[0010]在一些实施例中，所述相位预测参数包括小数分频比的累积量化残差，所述根据所述相位预测参数、所述锁定相位误差以及预先配置的非线性预失真函数和校准阶数n，计算数字时间转换器DTC的控制字，包括:
[0011]根据小数分频比的累积量化残差和预先配置的校准阶数n，计算得到n个DTC非线性校准源；
[0012]根据所述n个DTC非线性校准源、所述锁定相位误差和预先配置的非线性预失真函数，计算得到所述非线性预失真函数各校准阶数的校准系数，其中，所述非线性预失真函数各校准阶数的校准系数与所述n个DTC非线性校准源一一对应；
[0013]根据所述n个DTC非线性校准源和所述非线性预失真函数各校准阶数的校准系数，计算DTC的控制字。
[0014]在一些实施例中，所述根据小数分频比的累积量化残差和预先配置的校准阶数n，计算得到n个DTC非线性校准源，包括：
[0015]计算预设值与所述小数分频比的累积量化残差的差值；
[0016]分别对所述差值取m次幂，得到n个DTC非线性校准源，其中，m＝(1,
…
,n)。
[0017]在一些实施例中，所述根据所述n个DTC非线性校准源、预先配置的非线性预失真函数和所述锁定相位误差，计算得到所述非线性预失真函数各校准阶数的校准系数，包括：
[0018]根据所述n个DTC非线性校准源和所述锁定相位误差，采用自适应算法使所述非线性预失真函数收敛，计算得到所述非线性预失真函数各校准阶数的校准系数。
[0019]在一些实施例中，所述根据所述n个DTC非线性校准源和所述非线性预失真函数各校准阶数的校准系数，计算DTC的控制字，包括：
[0020]分别将所述n个DTC非线性校准源与相应校准阶数的校准系数相乘，并将各乘积相加，得到第一数据；
[0021]将所述第一数据的符号位取反，得到第二数据，并将所述第二数据作为符号位，与所述第一数据去除所述符号位之后的第三数据组合，得到第四数据；
[0022]根据所述第四数据确定DTC的控制字。
[0023]又一方面，本公开实施例还提供一种DTC线性度校准装置，包括处理模块和配置模块，所述配置模块用于，为所述处理模块配置非线性预失真函数和校准阶数n，n为大于或等于2的整数；
[0024]所述处理模块用于，获取相位预测参数和锁定相位误差；根据所述相位预测参数、所述锁定相位误差以及预先配置的非线性预失真函数和校准阶数n，计算数字时间转换器DTC的控制字；其中，所述控制字用于使所述DTC调整参考时钟的时延，以使输入到时间数字转换器TDC的参考时钟和反馈时钟保持在跟踪状态。
[0025]在一些实施例中，所述相位预测参数包括小数分频比的累积量化残差，所述处理模块包括校准源产生子模块、校准系数产生子模块和控制字生成子模块，
[0026]所述校准源产生子模块与所述校准系数产生子模块和所述控制字生成子模块相连，用于根据小数分频比的累积量化残差和预先配置的校准阶数n，计算得到n个DTC非线性校准源；
[0027]所述校准系数产生子模块与所述控制字生成子模块相连，用于根据所述n个DTC非线性校准源、所述锁定相位误差和预先配置的非线性预失真函数，计算得到所述非线性预失真函数各校准阶数的校准系数，其中，所述非线性预失真函数各校准阶数的校准系数与所述n个DTC非线性校准源一一对应；
[0028]所述控制字生成子模块用于，根据所述n个DTC非线性校准源和所述非线性预失真
函数各校准阶数的校准系数，计算DTC的控制字。
[0029]在一些实施例中，所述校准源产生子模块包括减法器和n个校准源生成单元，所述减法器与n个所述校准源生成单元相连，用于计算预设值与所述小数分频比的累积量化残差的差值；
[0030]各所述校准源生成单元包括第一数据开关和与所述第一数据开关相连的计算单元，所述计算单元用于，在所述第一数据开关闭合的情况下，对所述差值取m次幂，得到所在校准源生成单元对应的DTC非线性校准源；其中，针对不同的校准源生成单元，m取值不同，m＝(1,
…
,n)。
[0031]在一些实施例中，所述校准系数产生子模块包括n本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种DTC线性度校准方法，其特征在于，所述方法包括：获取相位预测参数和锁定相位误差；根据所述相位预测参数、所述锁定相位误差以及预先配置的非线性预失真函数和校准阶数n，计算数字时间转换器DTC的控制字；其中，n为大于或等于2的整数，所述控制字用于使所述DTC调整参考时钟的时延，以使输入到时间数字转换器TDC的参考时钟和反馈时钟保持在跟踪状态。2.如权利要求1所述的方法，其特征在于，所述相位预测参数包括小数分频比的累积量化残差，所述根据所述相位预测参数、所述锁定相位误差以及预先配置的非线性预失真函数和校准阶数n，计算数字时间转换器DTC的控制字，包括:根据小数分频比的累积量化残差和预先配置的校准阶数n，计算得到n个DTC非线性校准源；根据所述n个DTC非线性校准源、所述锁定相位误差和预先配置的非线性预失真函数，计算得到所述非线性预失真函数各校准阶数的校准系数，其中，所述非线性预失真函数各校准阶数的校准系数与所述n个DTC非线性校准源一一对应；根据所述n个DTC非线性校准源和所述非线性预失真函数各校准阶数的校准系数，计算DTC的控制字。3.如权利要求2所述的方法，其特征在于，所述根据小数分频比的累积量化残差和预先配置的校准阶数n，计算得到n个DTC非线性校准源，包括：计算预设值与所述小数分频比的累积量化残差的差值；分别对所述差值取m次幂，得到n个DTC非线性校准源，其中，m＝(1,
…
,n)。4.如权利要求2所述的方法，其特征在于，所述根据所述n个DTC非线性校准源、预先配置的非线性预失真函数和所述锁定相位误差，计算得到所述非线性预失真函数各校准阶数的校准系数，包括：根据所述n个DTC非线性校准源和所述锁定相位误差，采用自适应算法使所述非线性预失真函数收敛，计算得到所述非线性预失真函数各校准阶数的校准系数。5.如权利要求2所述的方法，其特征在于，所述根据所述n个DTC非线性校准源和所述非线性预失真函数各校准阶数的校准系数，计算DTC的控制字，包括：分别将所述n个DTC非线性校准源与相应校准阶数的校准系数相乘，并将各乘积相加，得到第一数据；将所述第一数据的符号位取反，得到第二数据，并将所述第二数据作为符号位，与所述第一数据去除所述符号位之后的第三数据组合，得到第四数据；根据所述第四数据确定DTC的控制字。6.一种DTC线性度校准装置，其特征在于，包括处理模块和配置模块，所述配置模块用于，为所述处理模块配置非线性预失真函数和校准阶数n，n为大于或等于2的整数；所述处理模块用于，获取相位预测参数和锁定相位误差；根据所述相位预测参数、所述锁定相位误差以及预先配置的非线性预失真函数和校准阶数n，计算数字时间转换器DTC的控制字；其中，所述控制字用于使所述DTC调整参考时钟的时延，以使输入到时间数字转换器TDC的参考时钟和反馈时钟保持在跟踪状态。7.如权利要求6所述的装置，其特征在于，所述相位预测参数包括小数分频比的累积量
化残差，所述处理模块包括校准源产生子模块、校准系数产生子模块和控制字生成子模块，所述校准源产生子模块与所述校准系数产生子模块和所述控制字生成子模块相连，用于根据小数分频比的累积量化残差和预先配置的校准阶数n，计算得到n个DTC非线性校准源；所述校准系数产生子模块与所述控制字生成子模块相连，用于根据所述n个DTC非线性校准源、所述锁定相位误差和预先配置的非线性预失真函数，计算得到所述非线...

【专利技术属性】
技术研发人员：庞瑞，刘法恩，曹雯，
申请(专利权)人：深圳市中兴微电子技术有限公司，
类型：发明
国别省市：