本申请公开了一种芯片延时检测调整系统、方法、设备及计算机存储介质，系统包括：复制链路，与复制链路依次连接的采集模块、处理器和电源调压接口，其中，电源调压接口与芯片连接，复制链路中设置多个基础延时单元；查找表，具有基于至少一条用于配置复制链路中基础延时单元的信息；其中，采集模块，用于采集复制链路中的时序检测结果，并在时序检测结果和查找表匹配之后，对基础延时单元进行时延调整，直至检测到获取的时序检测结果和查找表不匹配；处理器，用于根据采集模块采集的所有时序检测结果生成电压调节策略，并根据电压调节策略通过电源调压接口对芯片的电压进行调节。本申请提高了芯片延时检测的精度。
【技术实现步骤摘要】
本专利技术涉及芯片处理，尤其涉及一种芯片延时检测调整系统、方法、设备及计算机存储介质。
技术介绍
1、现阶段，芯片功耗节能显得越来越重要，而调节核压能够产生很好的效果。现阶段物理芯片延时的检测方案包括直接对芯片真实关键路径末端进行检测，以得到芯片的实际时序情况，但是这种检测方式会影响芯片真实路径，且会影响到检测的有效性，使得整体检测结果的精度变低，进而无法根据整体检测结果对芯片进行调整。
技术实现思路
1、本专利技术的主要目的在于提供一种芯片延时检测调整系统、方法、设备及计算机存储介质，旨在解决如何提高芯片延时检测的精度的技术问题。
2、为实现上述目的，本专利技术提供一种芯片延时检测调整系统，包括：
3、复制链路，与所述复制链路依次连接的采集模块、处理器和电源调压接口，其中，所述电源调压接口与芯片连接，所述复制链路中设置多个基础延时单元；
4、查找表，具有基于至少一条用于配置所述复制链路中所述基础延时单元的信息；
5、其中，所述采集模块，用于采集所述复制链路中的时序检测结果，并在所述时序检测结果和所述查找表匹配之后，对所述基础延时单元进行时延调整，直至检测到获取的时序检测结果和所述查找表不匹配；
6、所述处理器，用于根据所述采集模块采集的所有时序检测结果生成电压调节策略，并根据所述电压调节策略通过所述电源调压接口对所述芯片的电压进行调节。
7、在一些实施例中，复制链路用于模拟芯片中的至少一关键路径。
>8、在一些实施例中，基础延时单元包括关键等效路径延时单元和额外延时单元，所述关键等效路径延时单元包括至少一个缓冲器和数据选择器。9、在一些实施例中，采集模块，用于确定所述查找表中预设的所有时钟信号，以及各所述时钟信号对应的第一延时值，并在检测到所述时序检测结果和各所述第一延时值均匹配之后，确定所述时序检测结果和所述查找表匹配，并根据预设的延时调整值对所述基础延时单元进行时延调整，并继续执行所述采集所述复制链路中的时序检测结果的步骤，直至检测到获取的时序检测结果和所述查找表不匹配，并将和所述查找表不匹配的时序检测结果作为目标时序检测结果，其中，各所述第一延时值中存在和所述目标时序检测结果不匹配的第一延时值。
10、在一些实施例中，采集模块，用于计算所述时序检测结果中所述时钟对应的第二延时值，检测所述查找表中所述时钟对应的第一延时值和所述第二延时值之间的误差值，并在所述误差值和预设阈值区间范围匹配时，确定所述第一延时值和所述第二延时值匹配。
11、在一些实施例中，采集模块，用于在对所述关键等效路径延时单元对应的延时值进行调整时，对所述关键等效路径延时单元对应的延时值增加或减小预设的延时调整值。
12、在一些实施例中，处理器，用于获取所述采集模块采集的所有时序检测结果，并确定各所述时序检测结果中和所述查找表不匹配的时序检测结果对应的数量，在所述数量大于预设配置门限最大值之后，将升压操作作为电压调节策略，在所述数量小于预设配置门限最小值之后，将降压操作作为电压调节策略。
13、此外，本申请还提供一种芯片延时检测调整方法，应用于上述的芯片延时检测调整系统，包括：
14、采集复制链路中的时序检测结果；
15、在所述时序检测结果和查找表匹配之后，对复制链路中的基础延时单元进行时延调整，直至检测到获取的时序检测结果和所述查找表不匹配；
16、根据采集的所有所述时序检测结果生成电压调节策略，并根据所述电压调节策略对所述芯片的电压进行调节。
17、此外，本申请还提供一种芯片延时检测调整设备，所述芯片延时检测调整设备包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的芯片延时检测调整程序，所述芯片延时检测调整程序被所述处理器执行时实现如上述所述的芯片延时检测调整方法的步骤。
18、此外，本申请还提供一种计算机存储介质，计算机存储介质上存储有芯片延时检测调整程序，所述芯片延时检测调整程序被处理器执行时实现如上述所述的芯片延时检测调整方法的步骤。
19、本申请通过在芯片延时检测调整系统中设置复制链路，与复制链路连接的采集模块、处理器和电源调压接口，并设置有查找表，并且是采集模块用于在采集复制链路的时序检测结果和查找表匹配之后，对基础延时单元进行时延调整，直至检测到获取的时序检测结果和查找表不匹配，而处理器则会根据采集的所有时序检测结果生成电压调节策略，再通过电源调压激光对芯片的电压进行调节，从而可以避免直接对芯片真实关键路径末端进行检测时影响到检测的有效性的发生，通过对复制链路进行时延调整，从而可以覆盖多种频率的关键路径，提高对芯片延时检测的精度，并会根据时序检测结果生成电压调节策略以对芯片的电压进行调节，从而可以实现对芯片延时的精准检测的同时，又能节能。
本文档来自技高网...
【技术保护点】
1.一种芯片延时检测调整系统，其特征在于，包括：
2.如权利要求1所述的芯片延时检测调整系统，其特征在于，所述复制链路用于模拟芯片中的至少一关键路径。
3.如权利要求1所述的芯片延时检测调整系统，其特征在于，所述基础延时单元包括关键等效路径延时单元和额外延时单元，所述关键等效路径延时单元包括至少一个缓冲器和数据选择器。
4.如权利要求3所述的芯片延时检测调整系统，其特征在于，所述采集模块，用于确定所述查找表中预设的所有时钟信号，以及各所述时钟信号对应的第一延时值，并在检测到所述时序检测结果和各所述第一延时值均匹配之后，确定所述时序检测结果和所述查找表匹配，并根据预设的延时调整值对所述基础延时单元进行时延调整，并继续执行所述采集所述复制链路中的时序检测结果的步骤，直至检测到获取的时序检测结果和所述查找表不匹配，并将和所述查找表不匹配的时序检测结果作为目标时序检测结果，其中，各所述第一延时值中存在和所述目标时序检测结果不匹配的第一延时值。
5.如权利要求4所述的芯片延时检测调整系统，其特征在于，所述采集模块，用于计算所述时序检测结果中所述时钟对应的第二延时值，检测所述查找表中所述时钟对应的第一延时值和所述第二延时值之间的误差值，并在所述误差值和预设阈值区间范围匹配时，确定所述第一延时值和所述第二延时值匹配。
6.如权利要求4所述的芯片延时检测调整系统，其特征在于，所述采集模块，用于在对所述关键等效路径延时单元对应的延时值进行调整时，对所述关键等效路径延时单元对应的延时值增加或减小预设的延时调整值。
7.如权利要求1所述的芯片延时检测调整系统，其特征在于，所述处理器，用于获取所述采集模块采集的所有时序检测结果，并确定各所述时序检测结果中和所述查找表不匹配的时序检测结果对应的数量，在所述数量大于预设配置门限最大值之后，将升压操作作为电压调节策略，在所述数量小于预设配置门限最小值之后，将降压操作作为电压调节策略。
8.一种芯片延时检测调整方法，其特征在于，应用于如权利要求1-7任一项所述的芯片延时检测调整系统，包括：
9.一种芯片延时检测调整设备，其特征在于，所述芯片延时检测调整设备包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的芯片延时检测调整程序，所述芯片延时检测调整程序被所述处理器执行时实现如权利要求8所述的芯片延时检测调整方法的步骤。
10.一种计算机存储介质，其特征在于，所述计算机存储介质上存储有芯片延时检测调整程序，所述芯片延时检测调整程序被处理器执行时实现如权利要求8所述的芯片延时检测调整方法的步骤。
...
【技术特征摘要】
1.一种芯片延时检测调整系统，其特征在于，包括：
2.如权利要求1所述的芯片延时检测调整系统，其特征在于，所述复制链路用于模拟芯片中的至少一关键路径。
3.如权利要求1所述的芯片延时检测调整系统，其特征在于，所述基础延时单元包括关键等效路径延时单元和额外延时单元，所述关键等效路径延时单元包括至少一个缓冲器和数据选择器。
4.如权利要求3所述的芯片延时检测调整系统，其特征在于，所述采集模块，用于确定所述查找表中预设的所有时钟信号，以及各所述时钟信号对应的第一延时值，并在检测到所述时序检测结果和各所述第一延时值均匹配之后，确定所述时序检测结果和所述查找表匹配，并根据预设的延时调整值对所述基础延时单元进行时延调整，并继续执行所述采集所述复制链路中的时序检测结果的步骤，直至检测到获取的时序检测结果和所述查找表不匹配，并将和所述查找表不匹配的时序检测结果作为目标时序检测结果，其中，各所述第一延时值中存在和所述目标时序检测结果不匹配的第一延时值。
5.如权利要求4所述的芯片延时检测调整系统，其特征在于，所述采集模块，用于计算所述时序检测结果中所述时钟对应的第二延时值，检测所述查找表中所述时钟对应的第一延时值和所述第二延时值之间的误差值，并在所述误差值和预设阈值区间范围匹配时，确定所...
【专利技术属性】
技术研发人员：单闯，朱少斐，
申请(专利权)人：深圳市中兴微电子技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。