具有不同尺寸的接触点的半导体元件及其制备方法技术

本公开提供一种半导体元件以及该半导体元件的制备方法。该半导体元件具有一基底，包括一密集区以及一开放区；一介电结构，设置在该基底上；一着陆垫，设置在该介电结构中且设置在该密集区上；一第一接触点，设置在该着陆垫上以及设置在该介电结构中；以及一第二接触点，设置在该介电结构中以及设置在该基底的该开放区上。该第一接触点的一上表面以及该第二接触点的一上表面大致为共面。该第一接触点的一宽度小于该第二接触点的一宽度的一半。一宽度小于该第二接触点的一宽度的一半。一宽度小于该第二接触点的一宽度的一半。

【技术实现步骤摘要】
具有不同尺寸的接触点的半导体元件及其制备方法
[0001]交叉引用
[0002]本申请案主张2021年8月31日申请的美国正式申请案第17/462,309号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。


[0003]本公开涉及一种半导体元件及该半导体元件的制备方法。特别涉及一种具有不同尺寸的接触点的半导体元件以及具有不同尺寸的该等接触点的该半导体元件的制备方法。

技术介绍

[0004]半导体元件使用在不同的电子应用，例如个人电脑、手机、数码相机，或其他电子设备。半导体元件的尺寸逐渐地变小，以符合计算能力所逐渐增加的需求。然而，在尺寸变小的工艺期间，增加不同的问题，且如此的问题在数量与复杂度上持续增加。因此，仍然持续着在达到改善品质、良率、效能与可靠度以及降低复杂度方面的挑战。
[0005]上文的“现有技术”说明仅提供
技术介绍
，并未承认上文的“现有技术”说明揭示本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本案的任一部分。

技术实现思路

[0006]本公开的一实施例提供一种半导体元件，包括一基底，包括一密集区以及一开放区；一介电结构，设置在该基底上；一着陆垫，设置在该介电结构中且设置在该密集区上；一第一接触点，设置在该着陆垫上且设置在该介电结构中；以及一第二接触点，设置在该介电结构中且设置在该基底的该开放区上。该第一接触点的一上表面以及该第二接触点的一上表面大致为共面。该第一接触点的一宽度袄于该第二接触点的一宽度的一半。
>[0007]在一些实施例中，该第一接触点的一深度大于该第二接触点的一深度的三分之二。
[0008]在一些实施例中，该第一接触点的一深宽比与该第二接触点的一深宽比的一比率，大约为1.33：1.00。
[0009]本公开的另一实施例提供一种半导体元件的制备方法，包括提供一基底，该基底包括一密集区以及一开放区；形成一介电结构在该基底上，并形成一第一硬遮罩(掩膜)层在该介电结构上；图案化该第一硬遮罩层，以形成一第一遮罩开口在该密集区上以及形成一第二遮罩开口在该开放区上；以一第一遮罩层覆盖该开放区；形成多个间隙子在该第一遮罩开口的各侧壁上；使用该多个间隙子与该第一遮罩开口当作多个图案导引而执行一密集区蚀刻工艺，以形成一第一接触点开口；移除该第一遮罩层并以一第二遮罩层覆盖该密集区；使用该第二遮罩开口当作一图案导引而执行一开口区蚀刻工艺，以形成一第二接触点开口；以及形成一第一接触点在该第一接触点开口中以及形成一第二接触点在该第二接触点开口中。
[0010]在一些实施例中，形成该多个间隙子在该第一遮罩开口的该等侧壁上包括：共形地形成一层间隙子材料在该第一硬遮罩层上、在该第一遮罩层上以及在该第一遮罩开口中；以及执行一间隙子蚀刻工艺以将该层间隙子材料转变成该多个间隙子。
[0011]在一些实施例中，该间隙子材料包括低温硅。
[0012]在一些实施例中，该第一硬遮罩层包括多晶硅。
[0013]在一些实施例中，该第一接触点开口的一宽度小于该第二接触点开口的一宽度的一半。
[0014]在一些实施例中，该半导体元件的制备方法还包括形成一着陆垫在该介电结构中以及在该密集区上。该着陆垫的一上表面经由该第一接触点开口而部分暴露。
[0015]在一些实施例中，该第一接触点开口的一深度大于该第二接触点开口的一深度的三分之二。
[0016]在一些实施例中，该第一接触点开口的一深宽比大于该第二接触点开口的一深宽比。
[0017]在一些实施例中，该第一接触点开口的一深宽比与该第二接触点开口的一深宽比的一比率，大约为1.33：1.00。
[0018]在一些实施例中，该密集区蚀刻工艺的一氧浓度大于该开放蚀刻工艺的一氧浓度。
[0019]在一些实施例中，该密集区蚀刻工艺的一偏压功率(bias power)大于该开放区蚀刻工艺的一偏压功率。
[0020]在一些实施例中，该密集区蚀刻工艺的一工艺温度小于该开放区蚀刻工艺的一工艺温度。
[0021]在一些实施例中，该第一遮罩开口的一宽度与该第二遮罩开口的一宽度大致相同。
[0022]在一些实施例中，该多个间隙子的一厚度大于或等于该第二接触点开口的一宽度的四分之一。
[0023]在一些实施例中，形成该第一接触点在该第一接触点开口中以及形成该第二接触点在该第二接触点开口中包括：形成一层导电材料以完全填满该第一接触点开口与该第二接触点开口；以及执行一平坦化工艺直到该介电结构的一上表面暴露为止，以将该层导电材料转变成该第一接触点与该第二接触点。
[0024]在一些实施例中，该密集区与该开放区相互邻近设置。
[0025]在一些实施例中，该基底的一上表面经由该第二接触点开口而部分暴露。
[0026]由于本公开该半导体元件的制备方法应用在该密集区蚀刻工艺中该等间隙子的设计，可轻易地缩减该等第一接触点的尺寸，以便符合该密集区的更紧密的设计规范。再者，相较于使用较小尺寸的光刻遮罩，可降低该半导体元件的制备方法的工艺复杂度，而该光刻遮罩可能遭受位移(shifting)问题。此外，通过使用该开放区工艺而可同时满足用于该开放区的该较宽松设计规范的该第二接触点的尺寸。因此，可据此改善该半导体元件的良率。
[0027]上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本
公开所属
中技术人员应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属
中技术人员亦应了解，这类等效建构无法脱离权利要求所界定的本公开的构思和范围。
附图说明
[0028]参阅实施方式与权利要求合并考量附图时，可得以更全面了解本申请案的揭示内容，附图中相同的元件符号指相同的元件。
[0029]图1是流程示意图，例示本公开一实施例的半导体元件的制备方法。
[0030]图2到图16是剖视示意图，例示本公开一实施例制备半导体元件的一流程。
[0031]图17到图19是剖视示意图，例示本公开另一实施例制备半导体元件的一流程。
[0032]图20到图22是剖视示意图，例示本公开另一实施例制备半导体元件的一流程。
[0033]附图标记说明：
[0034]1A：半导体元件
[0035]1B：半导体元件
[0036]1C：半导体元件
[0037]10：制备方法
[0038]101：第一接触点
[0039]101O：第一接触点开口
[0040]105：碳硬遮罩层
[0041]201：第二接触点
[0042]201O：第二接触点开口
[0043]301：基底
[0044]303：下导电接触点
[0045]305：着陆垫
[004本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体元件，包括：一基底，包括一密集区以及一开放区；一介电结构，设置在该基底上；一着陆垫，设置在该介电结构中且设置在该密集区上；一第一接触点，设置在该着陆垫上且设置在该介电结构中；以及一第二接触点，设置在该介电结构中且设置在该基底的该开放区上；其中该第一接触点的一上表面以及该第二接触点的一上表面大致为共面；其中该第一接触点的一宽度袄于该第二接触点的一宽度的一半。2.如权利要求1所述的半导体元件，其中该第一接触点的一深度大于该第二接触点的一深度的三分之二。3.如权利要求1所述的半导体元件，其中该第一接触点的一深宽比与该第二接触点的一深宽比的一比率，大约为1.33：1.00。4.一种半导体元件的制备方法，包括：提供一基底，该基底包括一密集区以及一开放区；形成一介电结构在该基底上，并形成一第一硬遮罩层在该介电结构上；图案化该第一硬遮罩层，以形成一第一遮罩开口在该密集区上以及形成一第二遮罩开口在该开放区上；以一第一遮罩层覆盖该开放区；形成多个间隙子在该第一遮罩开口的各侧壁上；使用该多个间隙子与该第一遮罩开口当作多个图案导引而执行一密集区蚀刻工艺，以形成一第一接触点开口；移除该第一遮罩层并以一第二遮罩层覆盖该密集区；使用该第二遮罩开口当作一图案导引而执行一开口区蚀刻工艺，以形成一第二接触点开口；以及形成一第一接触点在该第一接触点开口中以及形成一第二接触点在该第二接触点开口中。5.如权利要求4所述的半导体元件的制备方法，其中形成该多个间隙子在该第一遮罩开口的该多个侧壁上包括：共形地形成一层间隙子材料在该第一硬遮罩层上、在该第一遮罩层上以及在该第一遮罩开口中；以及执行一间隙子蚀刻工艺以将该层间隙子材料转变成该多个间隙子。6.如权利要求5所述的半导体元件的制备方法，其中该间隙子材料包括低温硅。7.如权利要求5所述的半导体元件的制备方法，其中该第一硬遮罩层包括多晶硅。8.如权利要求5所述的半导体元件的制备方法，...

【专利技术属性】
技术研发人员：黄则尧，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：