半导体结构及其形成方法技术

一种半导体结构及其形成方法，半导体结构包括：基底，包括衬底以及凸立于衬底的多个鳍部，衬底沿多个鳍部的排列方向上包括相邻的第一区域和第二区域；其中，沿鳍部的排列方向上，第一区域的鳍部朝向远离第二区域的一侧倾斜，第二区域的鳍部朝向远离第一区域的一侧倾斜；隔离层，位于衬底上且围绕鳍部，隔离层覆盖鳍部的部分侧壁；栅极结构，位于隔离层上且横跨鳍部；第一源漏掺杂区，位于第一区域的栅极结构两侧的鳍部内；第二源漏掺杂区，位于第二区域的栅极结构两侧的鳍部内，沿鳍部的排列方向上，第二源漏掺杂区与第一源漏掺杂区之间具有间隔。本发明专利技术实施例降低第一源漏掺杂区和第二源漏掺杂区之间发生桥接的几率。源漏掺杂区之间发生桥接的几率。源漏掺杂区之间发生桥接的几率。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属
‑
氧化物
‑
半导体场效应晶体管(Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short
‑
channel effects)更容易发生。
[0003]因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。
[0004]但是，器件的性能仍有待提高。

技术实现思路

[0005]本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，优化半导体结构的性能。
[0006]为解决上述问题，本专利技术实施例提供一种半导体结构，包括：基底，包括衬底以及凸立于所述衬底的多个鳍部，所述衬底沿所述多个鳍部的排列方向上包括相邻的第一区域和第二区域，所述第一区域和第二区域分别用于形成第一晶体管和第二晶体管；其中，沿所述鳍部的排列方向上，所述第一区域的鳍部朝向远离所述第二区域的一侧倾斜，所述第二区域的鳍部朝向远离所述第一区域的一侧倾斜；隔离层，位于所述衬底上且围绕所述鳍部，所述隔离层覆盖所述鳍部的部分侧壁；栅极结构，位于所述隔离层上且横跨所述鳍部；第一源漏掺杂区，位于所述第一区域的栅极结构两侧的所述鳍部内；第二源漏掺杂区，位于所述第二区域的栅极结构两侧的所述鳍部内，沿所述鳍部的排列方向上，所述第二源漏掺杂区与所述第一源漏掺杂区之间具有间隔。
[0007]可选的，所述第一区域和第二区域的鳍部两侧的隔离层内还具有掺杂离子，所述掺杂离子适于使掺杂有离子的所述隔离层材料的热膨胀系数，大于位于所述第一区域和第二区域的鳍部之间的隔离层材料的热膨胀系数。
[0008]可选的，所述掺杂离子包括氮离子和碳离子中的一种或两种。
[0009]可选的，所述掺杂离子在所述隔离层中的掺杂深度为0nm至100nm。
[0010]可选的，所述第一区域和第二区域的所述鳍部倾斜的角度为1
°
至5
°
。
[0011]可选的，所述第一晶体管和第二晶体管的沟道导电类型相同；所述衬底还包括用于形成第三晶体管的第三区域，所述第三晶体管的沟道导电类型，与所述第一晶体管、第二晶体管的沟道导电类型不同；所述半导体结构还包括：第三源漏掺杂区，位于所述第三区域的栅极结构两侧的鳍部内。
[0012]可选的，所述衬底的材料包括：单晶硅、锗、锗化硅、碳化硅、氮化镓、砷化镓和镓化铟中的一种或多种；所述鳍部的材料包括：单晶硅、锗、锗化硅、碳化硅、氮化镓、砷化镓和镓化铟中的一种或多种；所述隔离层的材料包括氧化硅和氮氧化硅中的一种或两种；所述栅极结构的材料包括：TiAl、TiALC、TaAlN、TiAlN、MoN、TaCN、AlN、Ta、TiN、TaN、TaSiN、TiSiN、W、Co、Al、Cu、Ag、Au、Pt和Ni中的任意一种或多种。
[0013]可选的，所述半导体结构还包括：栅介质层，位于所述栅极结构与所述鳍部之间。
[0014]可选的，所述栅介质层的材料包括：HfO2、ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、La2O3、Al2O3、氧化硅和掺氮氧化硅中的一种或多种。
[0015]可选的，所述基底包括SRAM器件，所述第一晶体管为上拉晶体管，所述第二晶体管为第二上拉晶体管。
[0016]相应的，本专利技术实施例还提供一种半导体结构的形成方法，包括：提供基底，包括衬底以及凸立于所述衬底的多个鳍部，所述衬底沿所述多个鳍部的排列方向上包括相邻的第一区域和第二区域，所述第一区域和第二区域分别用于形成第一晶体管和第二晶体管；在所述衬底上形成围绕所述鳍部的隔离层，所述隔离层露出所述鳍部的部分侧壁；对所述第一区域和第二区域的鳍部两侧的所述隔离层进行离子掺杂，适于增大所述隔离层材料的热膨胀系数；形成位于所述隔离层上且横跨所述鳍部的栅极结构、位于所述第一区域栅极结构两侧的鳍部内的第一源漏掺杂区、以及位于所述第二区域栅极结构两侧的鳍部内的第二源漏掺杂区。
[0017]可选的，对所述第一区域和第二区域的鳍部两侧的所述隔离层进行离子掺杂的步骤中，掺杂离子包括氮离子和碳离子中的一种或两种。
[0018]可选的，采用离子注入工艺，进行所述离子掺杂。
[0019]可选的，对所述第一区域和第二区域的鳍部两侧的所述隔离层进行离子掺杂的步骤中，掺杂离子在所述隔离层中的掺杂深度为0nm至100nm。
[0020]可选的，对所述第一区域和第二区域的鳍部两侧的所述隔离层进行离子掺杂的步骤包括：在所述第一区域和第二区域上形成覆盖所述隔离层和鳍部的覆盖层；以所述覆盖层为掩膜，对所述隔离层进行所述离子掺杂。
[0021]可选的，所述第一晶体管和第二晶体管的沟道导电类型相同；所述衬底还包括用于形成第三晶体管的第三区域，所述第三晶体管的沟道导电类型，与所述第一晶体管、第二晶体管的沟道导电类型不同；所述半导体结构的形成方法还包括：在形成隔离层之后，在进行离子掺杂之前，在所述隔离层上形成横跨所述鳍部的伪栅结构，所述伪栅结构覆盖所述鳍部的部分顶部和部分侧壁；在进行所述离子掺杂之后，在形成所述第一源漏掺杂区和第二源漏掺杂区之前，以所述覆盖层为掩膜，在所述第三区域的伪栅结构两侧的鳍部内形成第三源漏掺杂区。
[0022]可选的，所述半导体结构的形成方法还包括：在形成所述第三源漏掺杂区之后，在形成所述第一源漏掺杂区和第二源漏掺杂区之前，去除所述覆盖层；形成所述第一源漏掺
杂区和第二源漏掺杂区的步骤包括：在同一步骤中，在所述第一区域和第二区域中，在所述伪栅结构两侧的所述鳍部内形成源漏掺杂区，位于所述第一区域的源漏掺杂区用于作为所述第一源漏掺杂区，位于所述第二区域的源漏掺杂区用于作为第二源漏掺杂区。
[0023]可选的，形成所述栅极结构的步骤包括：在形成所述第一源漏掺杂区和第二源漏掺杂区之后，去除所述伪栅结构，形成栅极开口；在所述栅极开口内形成所述伪栅结构。
[0024]可选的，所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：基底，包括衬底以及凸立于所述衬底的多个鳍部，所述衬底沿所述多个鳍部的排列方向上包括相邻的第一区域和第二区域，所述第一区域和第二区域分别用于形成第一晶体管和第二晶体管；其中，沿所述鳍部的排列方向上，所述第一区域的鳍部朝向远离所述第二区域的一侧倾斜，所述第二区域的鳍部朝向远离所述第一区域的一侧倾斜；隔离层，位于所述衬底上且围绕所述鳍部，所述隔离层覆盖所述鳍部的部分侧壁；栅极结构，位于所述隔离层上且横跨所述鳍部；第一源漏掺杂区，位于所述第一区域的栅极结构两侧的所述鳍部内；第二源漏掺杂区，位于所述第二区域的栅极结构两侧的所述鳍部内，沿所述鳍部的排列方向上，所述第二源漏掺杂区与所述第一源漏掺杂区之间具有间隔。2.如权利要求1所述的半导体结构，其特征在于，所述第一区域和第二区域的鳍部两侧的隔离层内还具有掺杂离子，所述掺杂离子适于使掺杂有离子的所述隔离层材料的热膨胀系数，大于位于所述第一区域和第二区域的鳍部之间的隔离层材料的热膨胀系数。3.如权利要求2所述的半导体结构，其特征在于，所述掺杂离子包括氮离子和碳离子中的一种或两种。4.如权利要求2所述的半导体结构，其特征在于，所述掺杂离子在所述隔离层中的掺杂深度为0nm至100nm。5.如权利要求1所述的半导体结构，其特征在于，所述第一区域和第二区域的所述鳍部倾斜的角度为1
°
至5
°
。6.如权利要求1所述的半导体结构，其特征在于，所述第一晶体管和第二晶体管的沟道导电类型相同；所述衬底还包括用于形成第三晶体管的第三区域，所述第三晶体管的沟道导电类型，与所述第一晶体管、第二晶体管的沟道导电类型不同；所述半导体结构还包括：第三源漏掺杂区，位于所述第三区域的栅极结构两侧的鳍部内。7.如权利要求1所述的半导体结构，其特征在于，所述衬底的材料包括：单晶硅、锗、锗化硅、碳化硅、氮化镓、砷化镓和镓化铟中的一种或多种；所述鳍部的材料包括：单晶硅、锗、锗化硅、碳化硅、氮化镓、砷化镓和镓化铟中的一种或多种；所述隔离层的材料包括氧化硅和氮氧化硅中的一种或两种；所述栅极结构的材料包括：TiAl、TiALC、TaAlN、TiAlN、MoN、TaCN、AlN、Ta、TiN、TaN、TaSiN、TiSiN、W、Co、Al、Cu、Ag、Au、Pt和Ni中的任意一种或多种。8.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：栅介质层，位于所述栅极结构与所述鳍部之间。9.如权利要求8所述的半导体结构，其特征在于，所述栅介质层的材料包括：HfO2、ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、La2O3、Al2O3、氧化硅和掺氮氧化硅中的一种或多种。10.如权利要求1至9任一项所述的半导体结构，其特征在于，所述基底包括SRAM器件，所述第一晶体管为上拉晶体管，所述第二晶体管为第二上拉晶体管。11.一种半导体结构的形成方法，其特征在于，包括：
提供基底，包括衬底以及凸立于所述衬底的多个鳍部，所述衬底沿所述多个鳍部的...

【专利技术属性】
技术研发人员：金吉松，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：