半导体装置制造方法及图纸

公开了半导体装置。所述半导体装置包括：下沟道图案和上沟道图案，沿与基底的顶表面垂直的第一方向堆叠在基底上；下源极/漏极图案，在基底上并在下沟道图案的第一侧和第二侧；上源极/漏极图案，堆叠在下源极/漏极图案上并在上沟道图案的第三侧和第四侧；第一阻挡图案，在下源极/漏极图案与上源极/漏极图案之间；以及第二阻挡图案，在第一阻挡图案与上源极/漏极图案之间。第一阻挡图案包括第一材料，并且第二阻挡图案包括第二材料，其中，第一材料和第二材料不同。第二材料不同。第二材料不同。

【技术实现步骤摘要】
半导体装置
[0001]本专利申请要求于2021年6月28日在韩国知识产权局提交的第10
‑
2021
‑
0083780号韩国专利申请的优先权，所述韩国专利申请全部内容通过引用包含于此。


[0002]本公开涉及半导体装置和制造其的方法，具体地，涉及包括场效应晶体管的半导体装置和/或制造其的方法。

技术介绍

[0003]半导体装置可包括由金属氧化物半导体场效应晶体管(MOS
‑
FET)组成的集成电路。为了满足对具有小图案尺寸和精简设计规范的半导体装置的日益增长的需求，MOS
‑
FET正在等比例缩小。MOS
‑
FET的等比例缩小可导致半导体装置的操作特性的劣化。因此，正在进行各种研究以克服与半导体装置的等比例缩小相关联的技术限制并提供高性能半导体装置。

技术实现思路

[0004]专利技术构思的实施例提供了包括具有改进性能的堆叠式晶体管的半导体装置和制造其的方法。
[0005]专利技术构思的实施例提供了在制造半导体装置期间容易地形成具有改进性能的堆叠式晶体管的方法以及由此制造的半导体装置。
[0006]根据专利技术构思的实施例，一种半导体装置可包括：下沟道图案和上沟道图案，沿与基底的顶表面垂直的第一方向堆叠在基底上，下沟道图案具有第一侧和与第一侧背对的第二侧，上沟道图案具有第三侧和与第三侧背对的第四侧；下源极/漏极图案，在基底上并在下沟道图案的第一侧和第二侧；上源极/漏极图案，堆叠在下源极/漏极图案上并在上沟道图案的第三侧和第四侧；第一阻挡图案，在下源极/漏极图案与上源极/漏极图案之间；以及第二阻挡图案，在第一阻挡图案与上源极/漏极图案之间。第一阻挡图案包括第一材料，并且第二阻挡图案包括第二材料，其中，第一材料和第二材料不同。
[0007]根据专利技术构思的实施例，一种半导体装置可包括：下沟道图案和上沟道图案，沿与基底的顶表面垂直的第一方向堆叠在基底上；栅电极，在上沟道图案上以覆盖上沟道图案和下沟道图案；下源极/漏极图案，在栅电极的第一侧并连接到下沟道图案；上源极/漏极图案，在栅电极的第一侧并连接到上沟道图案；第一阻挡图案，在下源极/漏极图案与上源极/漏极图案之间；以及第二阻挡图案，在第一阻挡图案与上源极/漏极图案之间。第一阻挡图案包括第一材料，并且第二阻挡图案包括第二材料，其中，第一材料和第二材料不同。
附图说明
[0008]图1是示出根据专利技术构思的实施例的半导体装置的平面图。
[0009]图2是沿图1的线A
‑
A'和B
‑
B'截取的剖视图，图3是沿图1的线C
‑
C'截取的剖视图。
[0010]图4是示出根据专利技术构思的实施例的第一阻挡图案与第二阻挡图案之间的势垒的概念图。
[0011]图5、图7、图9、图11、图13、图15、图17、图19、图21和图23是示出根据专利技术构思的实施例的制造半导体装置的方法并且对应于图1的线A
‑
A'和B
‑
B'的剖视图。
[0012]图6、图8、图10、图12、图14、图16、图18、图20、图22和图24是示出根据专利技术构思的实施例的制造半导体装置的方法并且对应于图1的线C
‑
C'的剖视图。
[0013]图25是示出根据专利技术构思的实施例的半导体装置并且对应于图1的线A
‑
A'和B
‑
B'的剖视图。
[0014]图26是示出根据专利技术构思的实施例的半导体装置并且对应于图1的线C
‑
C'的剖视图。
[0015]图27、图29和图31是示出根据专利技术构思的实施例的制造半导体装置的方法并且对应于图1的线A
‑
A'和B
‑
B'的剖视图。
[0016]图28、图30和图32是示出根据专利技术构思的实施例的制造半导体装置的方法并且对应于图1的线C
‑
C'的剖视图。
[0017]图33是示出根据专利技术构思的实施例的半导体装置并且对应于图1的线A
‑
A'和B
‑
B'的剖视图。
[0018]图34是示出根据专利技术构思的实施例的半导体装置并且对应于图1的线C
‑
C'的剖视图。
[0019]图35是示出根据专利技术构思的实施例的半导体装置并且对应于图1的线A
‑
A'和B
‑
B'的剖视图。
[0020]图36是示出根据专利技术构思的实施例的半导体装置并且对应于图1的线C
‑
C'的剖视图。
具体实施方式
[0021]现在将参照示出了示例实施例的附图更全面地描述专利技术构思的示例实施例。
[0022]图1是示出根据专利技术构思的实施例的半导体装置的平面图。图2是沿图1的线A
‑
A'和B
‑
B'截取的剖视图，图3是沿图1的线C
‑
C'截取的剖视图。图4是示出根据专利技术构思的实施例的第一阻挡图案与第二阻挡图案之间的势垒的概念图。
[0023]参照图1至图3，包括有源区102的基底100可被设置。基底100可以是半导体基底。作为示例，基底100可以是硅基底、锗基底、硅锗基底或绝缘体上硅(SOI)基底。装置隔离层ST可被设置在基底100上以限定有源区102。装置隔离层ST可被设置以覆盖有源区102的侧表面且暴露有源区102的顶表面。装置隔离层ST可由氧化硅、氮化硅和/或氮氧化硅中的至少一个形成或者可包括氧化硅、氮化硅和/或氮氧化硅中的至少一个。
[0024]下沟道图案CHa和上沟道图案CHb可堆叠在基底100的有源区102上。下沟道图案CHa和上沟道图案CHb可沿与基底100的顶表面100U垂直的第一方向D1顺序堆叠。基底100的顶表面100U可对应于有源区102的顶表面。
[0025]在一个实施例中，下沟道图案CHa可包括沿第一方向D1堆叠的多个下半导体图案110A。下半导体图案110A可沿第一方向D1彼此间隔开。下半导体图案110A中的最下面的一个可以是有源区102的上部。下半导体图案110A可由硅(Si)、硅锗(SiGe)和锗(Ge)中的至少
一个形成或者可包括硅(Si)、硅锗(SiGe)和锗(Ge)中的至少一个。上沟道图案CHb可包括沿第一方向D1堆叠的多个上半导体图案110B。上半导体图案110B可沿第一方向D1彼此间隔开。上半导体图案110B中的最下面的一个可沿第一方向D1与下半导体图案110A中的最上面的一个间隔开。上半导体图案110B可由硅(Si)、硅锗(SiGe)和锗(Ge)中的至少一个形成或者可包括硅(Si)、硅锗(SiGe)和锗(Ge)中的至少一个。
[0026]下半导体图案110A和上半导体图案110B可堆叠在有源区102上以沿第一方向D1彼此间隔开。在一个实施例中，下半导体图案110A和上半导体图案1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，包括：下沟道图案和上沟道图案，沿与基底的顶表面垂直的第一方向堆叠在基底上，下沟道图案具有第一侧和与第一侧背对的第二侧，上沟道图案具有第三侧和与第三侧背对的第四侧；下源极/漏极图案，在基底上并在下沟道图案的第一侧和第二侧；上源极/漏极图案，堆叠在下源极/漏极图案上并在上沟道图案的第三侧和第四侧；第一阻挡图案，在下源极/漏极图案与上源极/漏极图案之间；以及第二阻挡图案，在第一阻挡图案与上源极/漏极图案之间，其中，第一阻挡图案包括第一材料，并且第二阻挡图案包括第二材料，其中，第一材料和第二材料不同。2.根据权利要求1所述的半导体装置，还包括：绝缘间隔件，在下源极/漏极图案与上源极/漏极图案之间并且沿第一方向延伸，其中，绝缘间隔件包括第五侧，并且第一阻挡图案和第二阻挡图案在绝缘间隔件的第五侧。3.根据权利要求2所述的半导体装置，其中，下沟道图案和上沟道图案在绝缘间隔件的第六侧，绝缘间隔件的第六侧与绝缘间隔件的第五侧背对。4.根据权利要求1所述的半导体装置，还包括：栅电极，在上沟道图案上，其中，栅电极延伸到下沟道图案与上沟道图案之间的第一区域中。5.根据权利要求4所述的半导体装置，还包括：绝缘间隔件，在下源极/漏极图案与上源极/漏极图案之间，其中，绝缘间隔件置于栅电极的位于下沟道图案与上沟道图案之间的部分与第一阻挡图案之间，并且延伸到栅电极的所述部分与第二阻挡图案之间的第二区域中。6.根据权利要求4所述的半导体装置，其中，下沟道图案包括在第一方向上彼此间隔开的多个下半导体图案，并且栅电极延伸到所述多个下半导体图案之间的第三区域中。7.根据权利要求6所述的半导体装置，其中，上沟道图案包括在第一方向上彼此间隔开的多个上半导体图案，并且栅电极延伸到所述多个上半导体图案之间的第四区域中。8.根据权利要求1至7中的任一项所述的半导体装置，其中，第一阻挡图案包括第一半导体材料，并且第二阻挡图案包括第二半导体材料，其中，第一半导体材料和第二半导体材料具有不同的导电类型。9.根据权利要求8所述的半导体装置，其中，第一阻挡图案具有第一导电类型，第二阻挡图案具有不同于第一导电类型的第二导电类型，下源极/漏极图案具有第二导电类型，并且上源极/漏极图案具有第一导电类型。10.根据权利要求9所述的半导体装置，其中，第一阻挡图案和上源极/漏极图案包含第一导电类型的第一杂质，并且上源极/漏极图案中的第一杂质的第一浓度高于第一阻挡图案中的第一杂质的第二浓
度。11.根据权利要求9或10所述的半导体装置，其中，第二阻挡图案和下源极/漏极图案包含第二导电类型的第二杂质，并且下源极...

【专利技术属性】
技术研发人员：朴星一，朴宰贤，金庚浩，尹喆珍，河大元，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：