模拟存储器制造技术

提供一种模拟存储器。在现有技术的模拟存储器中，放电用配线（Ｌｏｕｔ）的寄生电容与开关电容器部（ＳＣ）的组数成比例地变大。为了减少寄生电容的总量，将放电用配线（Ｌｏｕｔ）分割为多个，同时使连接到运算放大器（ＯＰ）的非反转输出端子（＋）上的第二ＭＯＳ晶体管（Ｍｏｕｔ）的数量减少。进而，将与当前阶段和下一阶段相关的放电用配线（Ｌｏｕｔ）双方都连接至运算放大器（ＯＰ）的非反转输出端子（＋）上，使得在切换配线选择开关（ＳＬ）的前后对寄生电容的影响度不产生差别。

【技术实现步骤摘要】

本专利技术涉及一种模拟存储器，特别是涉及由于抑制了寄生电容的影响而适于Y / C分离电路的模拟存储器。技术背景模拟电视信号以NTSC(National Television Standards Committee:全国电牙见标准委员会)制式、PAL(Phase Alternation by Line: 逐4亍倒相)制式、SECAM(Sequential Couleur Avec Memoire:顺序传送与存储彩色电视系统)制式为代表。这种模 拟电视信号由表现画面明亮度的亮度信号Y和表现画面的色彩 浓淡程度的色度信号C合成，作为合成信号SC而被发送。因此，在模拟电视信号处理中，重要的是将发送过来的合 成信号SC分离为亮度信号Y和色度信号C的Y/C分离电路。在此，以合成信号SC的直流分量的信号强度来表示亮度信 号Y。另一方面，如图3所示，将色度信号C作为按每一个水平 线相互错开180度相位的高频信号而叠加到亮度信号Y。因此，如图4所示，通过将一方的水平线延迟l个水平扫描 期间并与另一方的水平线相加，可以构成从合成信号SC中仅提 取亮度信号Y的陷波滤波器。另外，通过将一方的水平线延迟l 个水平扫描期间并从另 一方的水平线减去，可以构成从合成信号SC中仅提取色度信号C的带通滤波器。即，在Y/C分离电路中， 需要用于使合成信号SC延迟的模拟存储器。图5示出了与现有技术有关的模拟存储器的一例。此外， 为了简化说明而在图5中设有4组开关电容器部SC,但是实际上 设置有与相对输入信号V i n所需的延迟时间对应的数量的开关 电容器部SC。在各个开关电容器部SC1 ~ SC4中，电容元件C1 C4用于 将基于输入信号Vin的电荷进行充i丈电。并且，电容元件C1 C4在其一端共同地连接有第一M0S晶体管Minl ~ Min4及第二 MOS晶体管Moutl ~ Mout4的源极，另夕卜，其另一端处接地。另 外，第一MOS晶体管Minl ~ Min4的漏极连接到充电用配线Lin, 施加成为延迟对象的输入信号Vin。另一方面，第二MOS晶体 管Moutl ~ Mout4的漏极经过放电用配线Lout连接至运算放大 器OP的非反转输入端子+ 。此外，运算放大器OP的反转输入端 子-和输出端子连接以形成负反馈。即，在各个开关电容器部SC1 ~ SC4中，第一MOS晶体管 Mini ~ Min4作为基于输入信号Vin对电容元件Cl ~ C4进行充 电的充电用开关而发挥功能。另一方面，第二MOS晶体管 Moutl ~ Mout4作为将电容元件C1 ~ C4i丈电的》丈电用开关而发 挥功能。在这样的结构中，通过对各个开关电容器SC1 ~ SC4中设置 的第一MOS晶体管Mini ~ Min4及第二 MOS晶体管Moutl ~ Mout4的栅极进行导通/截止控制，从而在运算放大器中将输入 电压Vin延迟切换周期的量而输出。作为关联^支术文献，例如举出以下的专利文献。专利文件l:日本特开2006 - 186562
技术实现思路
专利技术要解决的问题在上述的模拟存储器中，在放电用配线Lout上连接有构成 各个开关电容器部SC1 ~ SC4的第二MOS晶体管Moutl ~ Mout4 的漏极。并且，在各个第二MOS晶体管Moutl ~ Mout4中，在漏极-基板间潜在地存在数飞(F)的寄生电容。在此，由于各个电容元件的电容值为皮(P)等级，因此认为可忽略寄生电容。但是，如前所述，设置了与对于输入信号Vin所需的延迟时间对应的数量的开关电容器部sc。例如，设输入信号Vin为叠加了以3.58MHz为中心波形的色度信号C的合成信 号SC。此时，为了以色度信号C的4倍的采样频率对合成信号SC 进行采样，在NTSC制式中水平扫描频率为15.734Hz,因此设置 为了对1个水平线进行采样的911个开关电容器部SC。于是，在 放电用配线Lout中，与911个第二MOS晶体管Mout的漏极连接， 因此导致放电用配线Lout中潜在地存在的寄生电容的合计成为 皮(P)等级，上述寄生电容对输入信号Vin和输出信号Vout产生 难以忽视的较大的误差。 用于解决问题的方案鉴于以上情况，本专利技术的模拟存储器的特征在于，设有第 一至第三存储器模块，该第一至第三存储器模块具备'.保持与 输入信号相应的电荷的多个电容元件、输送上述电荷的输出配MOS晶体管，在上述第一存储器模块中上述电容元件和上述输 出配线依次被连接而从上述输出配线向緩冲电路输出信号时， 在上述第二及上述第三存储器模块中，上述电容元件和上述输 出配线的所有连接被切断，连接上述第一存储器模块中的上述 输出配线和上述第二存储器模块中的上述输出配线。另外，特征在于，上述第一存储器模块中的上述输出配线 和上述第三存储器模块中的上述输出配线未被连接。另外，特征在于，上述输入信号经过共同的输入配线施加 到上述第一至第三存储器模块。另外，特征在于，上述緩冲电路由运算放大器构成，连接上述运算放大器的反转输入端子和输出端子使得形成负反馈。 专利技术的效果在本专利技术的模拟存储器中，通过将放电用配线分割为多 个，能够减少与每个配线的放电用配线连接的第二MOS晶体管 的数量。因此，能够与所需的延迟时间无关地抑制潜在地存在 于每个配线的放电用配线上的寄生电容的总量。进而，在当前阶萃殳正在》文电的一个》文电用配线与在下一阶 段放电的另 一个放电用配线相连接的状态下，从一个放电用配 线输出信号，因此能够在切换到另 一个放电用配线时防止输出 信号失真。附图说明图l表示本专利技术的模拟存储器的电路图。图2表示本专利技术的模拟存储器的时序图。 图3是用于说明色度信号的波形图。 图4是用于说明Y/C分离电路的框图。 图5表示现有技术中的模拟存储器的电路图。 附图标记说明SC:开关电容器部；Min:第一MOS晶体管；Mout:第二 MOS晶体管；C:电容元件；Lin:充电用配线；Lout:放电用 配线；SL:配线选4,开关；OP:运算i文大器；Vin:输入信号； Vout:输出信号。具体实施方式下面，参照附图详细地说明本专利技术的模拟存储器。首先，参照图l,说明本专利技术的模拟存储器的结构。开关电容器部SC11由电容元件Cll 、第一MOS晶体管Minll以及第二MOS晶体管Moutll构成。在以下的说明中，以 设置了 16组相同的开关电容器部SCll ~ SC44的结构为例进行 说明，但实际上设置了与对于输入信号Vin所需的延迟时间对应 的数量。例如，设输入信号Vin为叠加了以3.58MHz为中心波形 的色度信号C的合成信号SC。此时，为了以色度信号C的4倍的 采样频率对该合成信号S C进行采样，在N T S C制式中水平扫描 频率为15.734Hz,因此设置为了对1个水平线进行采样的911个 开关电容器部SC。在此，在各个开关电容器部SCll ~ 44中，电容元件C11-44用于对基于输入信号Vin的电荷进行充放电。并且，电容元件 Cll ~ 44在其一端共同地连接第一MOS晶体管Min11 ~ Min44及 第二MOS晶体管Moutll -Mout44的源极，另外其另一端接地。在上述结构中，第一MOS晶体管Minll ~ Min44作为基于输 入信号Vin对电本文档来自技高网...

【技术保护点】
一种模拟存储器，其特征在于，设有第一至第三存储器模块，该第一至第三存储器模块具备：保持与输入信号相应的电荷的多个电容元件；输送上述电荷的输出配线；以及切换上述电容元件与上述输出配线的连接状态的多个ＭＯＳ晶体管，在上述第一存储器模块中上述电容元件和上述输出配线依次被连接而从上述输出配线向缓冲电路输出信号时，在上述第二及上述第三存储器模块中上述电容元件和上述输出配线的所有连接被切断，上述第一存储器模块中的上述输出配线和上述第二存储器模块中的上述输出配线被连接。

【技术特征摘要】
JP 2006-9-27 2006-2632091.一种模拟存储器，其特征在于，设有第一至第三存储器模块，该第一至第三存储器模块具备保持与输入信号相应的电荷的多个电容元件；输送上述电荷的输出配线；以及切换上述电容元件与上述输出配线的连接状态的多个MOS晶体管，在上述第一存储器模块中上述电容元件和上述输出配线依次被连接而从上述输出配线向缓冲电路输出信号时，在上述第二及上述第三存储器模块中上述电容元件和上述输出配线的所有连接被...

【专利技术属性】
技术研发人员：女屋正人，芹泽俊介，
申请(专利权)人：三洋电机株式会社，三洋半导体株式会社，
类型：发明
国别省市：JP[日本]