集成电路及其制造方法技术

一种集成电路及其制造方法，集成电路包含在第一连接层中的第一电压电力轨及第二电压电力轨，且包含在第一连接层下方的第一电压下层电力轨及第二电压下层电力轨。第一电压电力轨及第二电压电力轨中的每一者在垂直于第一方向的第二方向上延伸。第一电压下层电力轨及第二电压下层电力轨中的每一者在第一方向上延伸。集成电路包含第一通孔连接件及第二通孔连接件，第一通孔连接件将第一电压电力轨与第一电压下层电力轨连接起来，第二通孔连接件将第二电压电力轨与第二电压下层电力轨连接起来。来。来。

【技术实现步骤摘要】
集成电路及其制造方法


[0001]本案是关于一种集成电路及其制造方法，特别是关于一种具有下层电力轨的配置的一种集成电路及其制造方法。

技术介绍

[0002]集成电路(integrated circuit，IC)小型化的最新趋势已经导致消耗更少功率但以更高速度提供更多功能性的更小装置。小型化制程亦导致更严格的设计及制造规范以及可靠性挑战。各种电子设计自动化(electronic design automation，EDA)工具产生、最佳化及验证针对集成电路的标准单元布局设计，同时确保满足标准单元布局设计及制造规范。

技术实现思路

[0003]根据本案的一实施例提供一种集成电路，集成电路包含在第一连接层中的第一电压电力轨及第二电压电力轨。第一电压电力轨及第二电压电力轨中的每一者在垂直于第一方向的第二方向上延伸。集成电路包含在第一连接层下方的第一电压下层电力轨及第二电压下层电力轨。第一电压下层电力轨及第二电压下层电力轨中的每一者在第一方向上延伸。集成电路包含第一通孔连接件及第二通孔连接件，第一通孔连接件将第一电压电力轨与第一电压下层电力轨连接起来，第二通孔连接件将第二电压电力轨与第二电压下层电力轨连接起来。集成电路包含在第一连接层之下的第一半导体结构及第二半导体结构。第一半导体结构中的第一类型晶体管的源极区导电连接至第一电压下层电力轨。第二半导体结构中的第二类型晶体管的源极区导电连接至第二电压下层电力轨。集成电路包含在第二方向上延伸的第一信号导线及在第二方向上延伸的栅极导体。第一信号导线处于第一连接层中。栅极导体在通道区处与第一半导体结构或第二半导体结构相交。栅极通孔连接件将栅极导体与第一信号导线直接连接。
[0004]根据本案的另一实施例，提供一种集成电路的制造方法，包含：在第一半导体结构中制造具有源极区的第一类型晶体管；及在第二半导体结构中制造具有源极区的第二类型晶体管。方法包含制造在通道区处与第一半导体结构或第二半导体结构相交的栅极导体。栅极导体在垂直于第一方向的第二方向上延伸。方法包含：制造导电连接至第一类型晶体管的源极区的第一电压下层电力轨；及制造导电连接至第二类型晶体管的源极区的第二电压下层电力轨。第一电压下层电力轨及第二电压下层电力轨中的每一者在第一方向上延伸。方法包含：沉积覆盖第一电压下层电力轨及第二电压下层电力轨的绝缘材料；及在绝缘材料上方沉积金属以形成第一连接层。方法包含图案化第一连接层以形成在第二方向上延伸的第一电压电力轨、在第二方向上延伸的第二电压电力轨及在第二方向上延伸的第一信号导线。第一电压电力轨通过第一通孔连接件与第一电压下层电力轨直接连接，且第二电压电力轨通过第二通孔连接件与第二电压下层电力轨直接连接。第一信号导线通过栅极通孔连接件与栅极导体直接连接。
[0005]根据本案的另一实施例，关于一种集成电路。集成电路包含第一电压电力轨及第二电压电力轨，第一电压电力轨及第二电压电力轨中的每一者在垂直于第一方向的第二方向上延伸，第一电压电力轨及第二电压电力轨中的每一者处于第一连接层中；第一电压下层电力轨及一第二电压下层电力轨，第一电压下层电力轨及第二电压下层电力轨中的每一者在第一方向上延伸，第一电压下层电力轨及第二电压下层电力轨中的每一者处于第一连接层下方，其中第一电压下层电力轨导电连接至第一电压电力轨，且第二电压下层电力轨导电连接至第二电压电力轨；第一类型晶体管，具有源极区，处于第一连接层之下的第一类型主动区内的第一半导体结构中，导电连接至第一电压下层电力轨；第二类型晶体管，具有一源极区，处于第一连接层之下的第二类型主动区内的第二半导体结构中，导电连接至第二电压下层电力轨；第一信号导线及一第二信号导线，在第二方向上延伸，第一信号导线及第二信号导线中的每一者处于第一连接层中；端点导体，在第一类型晶体管的一漏极区处与第一半导体结构相交或在第二类型晶体管的一漏极区处与第二半导体结构相交；及端点通孔连接件，将端点导体与第二信号导线直接连接。
附图说明
[0006]当结合随附附图阅读时，根据以下详细描述最佳地理解本案的一实施例的态样。应注意，根据行业中的标准实践，未按比例绘制各种特征。实务上，为了论述清楚起见，各种特征的尺寸可以任意增加或减小。
[0007]图1为根据一些实施例的反向器电路的布局图；
[0008]图2A至图2C为根据一些实施例的如由图1中的布局图指定的反向器电路的横截面图；
[0009]图3A为根据一些实施例的具有时槽通孔连接件的反向器电路的布局图；
[0010]图3B为根据一些实施例的在单元的每一竖直边界处具有一个电力轨的反向器电路的布局图；
[0011]图4A为根据一些实施例的具有下层电力轨的与或反向器逻辑电路的布局图；
[0012]图4B为根据一些实施例的如由图4A中的布局图指定的与或反向器逻辑电路的等效电路；
[0013]图4C为根据一些实施例的图4A中的与或反向器逻辑电路的电路图；
[0014]图5A为根据一些实施例的具有下层电力轨的传输栅极电路的布局图；
[0015]图5B为根据一些实施例的如由图5A中的布局图指定的传输栅极电路的等效电路；
[0016]图5C为根据一些实施例的图5A中的传输栅极电路的电路图；
[0017]图6为根据一些实施例的由处理器产生集成电路的布局设计的方法的流程图；
[0018]图7A至图7E为根据一些实施例的各种电路的部分布局图；
[0019]图8为根据一些实施例的具有下层电力轨的集成电路的电力分布连接的三维示意图；
[0020]图9A至图9B为根据一些实施例的电力轨与电力短线之间的电力分布连接的示意图；
[0021]图10为根据一些实施例的第二连接层中的电力短线的布局平面图的示意图；
[0022]图11为根据一些实施例的制造具有下层电力轨的集成电路的方法的流程图；
[0023]图12为根据一些实施例的电子设计自动化(electronic design automation，EDA)系统的方块图；
[0024]图13为根据一些实施例的集成电路(integrated circuit，IC)制造系统及与其相关联的IC制造流程的方块图。
[0025]【符号说明】
[0026]20,20A,20B,30B:第二电压下层电力轨
[0027]32,34,35,38,338,832,932,934,936:第二电压电力轨
[0028]40,40A:第一电压下层电力轨
[0029]52,54,55,58,352,852,854,952,954,956,958:第一电压电力轨
[0030]80p:p型主动区
[0031]80n:n型主动区
[0032]100,100B,300:反向器电路
[0033]111,119:假性栅极导体布局图案
[0034]115,gA1,gA2,gB2,gB1,GA1,GA2,GB2,GB1:栅极导体
...

【技术保护点】

【技术特征摘要】
1.一种集成电路，其特征在于，包括：一第一电压电力轨及一第二电压电力轨，该第一电压电力轨及该第二电压电力轨中的每一者在垂直于一第一方向的一第二方向上延伸，该第一电压电力轨及该第二电压电力轨中的每一者处于一第一连接层中；一第一电压下层电力轨及一第二电压下层电力轨，处于该第一连接层下方，该第一电压下层电力轨及该第二电压下层电力轨中的每一者在该第一方向上延伸；一第一通孔连接件及一第二通孔连接件，该第一通孔连接件将该第一电压电力轨与该第一电压下层电力轨连接起来，该第二通孔连接件将该第二电压电力轨与该第二电压下层电力轨连接起来；一第一半导体结构，其中具有一第一类型晶体管的一源极区，该源极区导电连接至该第一电压下层电力轨，该第一半导体结构处于该第一连接层之下；一第二半导体结构，其中具有一第二类型晶体管的一源极区，该源极区导电连接至该第二电压下层电力轨，该第二半导体结构处于该第一连接层之下；一第一信号导线，在该第二方向上延伸且处于该第一连接层中；一栅极导体，在该第二方向上延伸，该栅极导体在一通道区处与该第一半导体结构或该第二半导体结构相交；及一栅极通孔连接件，将该栅极导体与该第一信号导线直接连接。2.根据权利要求1所述的集成电路，其特征在于，进一步包括：一第二信号导线，在该第二方向上延伸且处于该第一连接层中；一端点导体，在该第一类型晶体管的一漏极区处与该第一半导体结构相交或在该第二类型晶体管的一漏极区处与该第二半导体结构相交；及一端点通孔连接件，将该端点导体与该第二信号导线直接连接。3.根据权利要求1所述的集成电路，其特征在于，进一步包括：一第一端点导体，在该第一类型晶体管的该源极区处与该第一半导体结构相交且导电连接至该第一电压下层电力轨；及一第二端点导体，在该第二类型晶体管的该源极区处与该第二半导体结构相交且导电连接至该第一电压下层电力轨。4.根据权利要求1所述的集成电路，其特征在于，进一步包括：一第一电压电力短线及一第二电压电力短线，处于该第一连接层上方的一第二连接层中，该第一电压电力短线及该第二电压电力短线中的每一者在该第一方向上延伸，其中该第一电压电力短线导电连接至该第一电压电力轨，且该第二电压电力短线导电连接至该第二电压电力轨；一第一电压第三连接电力短线及一第二电压第三连接电力短线，该第一电压第三连接电力短线及该第二电压第三连接电力短线中的每一者在该第二方向上延伸，该第一电压第三连接电力短线及该第二电压第三连接电力短线中的每一者处于该第二连接层上方的一第三连接层中，其中该第一电压第三连接电力短线导电连接至该第一电压电力短线，且该第二电压第三连接电力短线导电连接至该第二电压电力短线；以及一第一电压第四连接电力短线及一第二电压第四连接电力短线，该第一电压第四连接
电力短线及该第二电压第四连接电力短线中的每一者在该第一方向上延伸，该第一电压第四连接电力短线及该第二电压第四连接电力短线中的每一者处于该第二连接层上方的一第四连接层中，其中该第一电压第四连接电力短线导电连接至该第一电压电力短线，且该第二电压第四连接电力短线导电连接至该第二电压电力短线。5.一种集成电路的制造方法，其特征在于，包括以下步骤：在一第一半导体结构中制造具有一源极区的一第一类型晶体管，及在一第二半导体结构中制造具有一源极区的一第二类型晶体管；在一通道区处制造与该第一半导体结构或该第二半导体结构相交的一栅极导体，该栅极导体在垂直于一第一方向的一第二方向上延伸；制造导电连接至该第一类型晶体管的该...

【专利技术属性】
技术研发人员：吴国晖，彭士玮，林威呈，庄惠中，陈志良，田丽钧，鲁立忠，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：