一种半导体装置，包括基板；第一半导体通道位于基板上；第二半导体通道位于基板上且横向偏离第一半导体通道；以及第三半导体通道位于基板上并横向偏离第二半导体通道。第一、第二及第三栅极结构，分别位于第一、第二及第三半导体通道上并分别横向围绕第一、第二及第三半导体通道。第一非有源鳍状物位于第一与第二栅极结构之间；以及第二非有源鳍状物位于第二与第三栅极结构之间。桥导体层位于第一、第二、与第三栅极结构及第一与第二非有源鳍状物上。介电插塞自第二非有源鳍状物的上表面延伸穿过桥导体层至桥导体层的至少上表面。过桥导体层至桥导体层的至少上表面。过桥导体层至桥导体层的至少上表面。
【技术实现步骤摘要】
半导体装置
[0001]本专利技术实施例涉及半导体装置，尤其涉及场效晶体管如平面场效晶体管、三为鳍状场效晶体管、或全绕式栅极装置。
技术介绍
[0002]半导体集成电路产业已经历指数成长。集成电路材料与设计的技术进展，使每一代的集成电路比前一代具有更小且更复杂的电路。在集成电路演进中，功能密度(比如单位芯片面积的内连线装置数目)通常随着几何尺寸(比如采用的制作工艺所能产生的最小构件或线路)缩小而增加。尺寸缩小的工艺通常有利于增加产能与降低相关成本。尺寸缩小亦增加处理与制造集成电路的复杂度。
技术实现思路
[0003]在至少一实施例中，半导体装置包括基板；第一半导体通道，位于基板上；第二半导体通道，位于基板上且横向偏离第一半导体通道；第三半导体通道，位于基板上并横向偏离第二半导体通道；第一栅极结构，位于第一半导体通道上并横向围绕第一半导体通道；第二栅极结构，位于第二半导体通道上并横向围绕第二半导体通道；第三栅极结构，位于第三半导体通道上并横向围绕第三半导体通道；第一非有源鳍状物，位于第一栅极结构与第二栅极结构之间；第二非有源鳍状物，位于第二栅极结构与第三栅极结构之间；桥导体层，位于第一栅极结构、第二栅极结构、第三栅极结构、第一非有源鳍状物、与第二非有源鳍状物上；以及介电插塞，自第二非有源鳍状物的上表面延伸穿过桥导体层至桥导体层的至少上表面。
[0004]在至少一些实施例中，半导体装置包括：基板；第一晶体管，位于基板上且具有延伸于第一方向中的第一栅极结构；第二晶体管，位于基板上且具有延伸于第一方向中且对准第一栅极结构的第二栅极结构，且第二栅极结构与第一栅极结构电性隔离；隔离区，位于基板上且在第一方向中位于第一晶体管与第二晶体管之间；栅极隔离结构，接触第一栅极结构、第二栅极结构、与隔离区。栅极隔离结构包括：第一部分，自隔离区的上表面延伸至第一栅极结构的上表面与第二栅极结构的上表面；以及第二部分，自第一部分的上表面延伸至高于第一栅极结构与第二栅极结构的上表面的高度。
[0005]在至少一实施例中，半导体装置的形成方法包括形成第一鳍状物堆叠与第二鳍状物堆叠；以自对准工艺形成非有源鳍状物于第一鳍状物堆叠与第二鳍状物堆叠之间的第一开口中；形成第一栅极结构于第一鳍状物堆叠上，并形成第二栅极结构于第二鳍状物堆叠上，其中非有源鳍状物隔离第一栅极结构与第二栅极结构；在形成第一栅极结构与第二栅极结构之后，形成介电插塞于非有源鳍状物上；以及形成桥导体层于第一栅极结构与第二栅极结构上，其中桥导体层延伸的垂直高度低于介电插塞的上表面。
附图说明
[0006]图1A至图1H为本专利技术实施例中，集成电路装置的一部分的俯视图与剖视图。
[0007]图2至图16、图17A、图17B、图18至图21、图22A至图22C、图23A至图23C、图24A至图24C及图25至图28为本专利技术多种实施例中，集成电路于多种制作阶段的附图。
[0008]图29为本专利技术多种实施例中，制作半导体装置的方法的流程图。
[0009]附图标记如下：
[0010]F
‑
F
’
,H
‑
H
’
:剖线
[0011]H1:高度
[0012]W1:宽度
[0013]10:集成电路装置
[0014]20A,20B,20C,20D,20E:全绕式栅极装置
[0015]21,21A,21B,21C:第一半导体层
[0016]22,24:纳米结构
[0017]22A1,22A2,22A3,22A4,22A5,22B1,22B2,22B3,22B4,22B5,22C1,22C2,22C3,22C4,22C5:通道
[0018]23,23A,23B,23C:第二半导体层
[0019]25:多层堆叠
[0020]26:鳍状物堆叠
[0021]28,95:氧化物层
[0022]29,182:硬掩模层
[0023]40:虚置栅极结构
[0024]41:栅极间隔物
[0025]42:间隔物层
[0026]43:衬垫介电层
[0027]44,600:栅极介电层
[0028]45:虚置栅极层
[0029]46:填充介电层
[0030]47:掩模层
[0031]48:介电隔离结构
[0032]49:第二间隔物层
[0033]50:覆层
[0034]51,183,250:开口
[0035]52,53:气隙
[0036]74:内侧间隔物
[0037]82:源极/漏极结构
[0038]90:介电层
[0039]92:非有源区块
[0040]93:介电衬垫层
[0041]94:非有源鳍状结构
[0042]97:非有源鳍状物盖
[0043]99:栅极隔离结构
[0044]110:基板
[0045]120:源极/漏极接点
[0046]130:层间介电层
[0047]131:蚀刻停止层
[0048]132:第二蚀刻停止层
[0049]170:区域
[0050]181:第一掩模层
[0051]200:置换栅极
[0052]200A,200B,200C,200D,200E:栅极结构
[0053]204:桥导体层
[0054]210:界面层
[0055]240:第二界面层
[0056]260:粘着层
[0057]270:盖层
[0058]290:金属填充层
[0059]321,322,323,324,325:鳍状物
[0060]361,362,363,364:隔离结构
[0061]510:缝隙
[0062]700:功函数阻挡层
[0063]900:功函数金属层
[0064]1000:方法
[0065]1100,1200,1300,1400,1500,1600,1700,1800:步骤
具体实施方式
[0066]下述详细描述可搭配附图说明，以利理解本专利技术的各方面。值得注意的是，各种结构仅用于说明目的而未按比例绘制，如本业常态。实际上为了清楚说明，可任意增加或减少各种结构的尺寸。
[0067]下述内容提供的不同实施例或实例可实施本专利技术的不同结构。下述特定构件与排列的实施例用以简化本
技术实现思路
而非局限本专利技术。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触的实施例，或两者之间隔有其他额外构件而非直接接触的实施例。此外，本专利技术的多个实例可重复采用相同标号以求简洁，但多种实施例及/或设置中具有相同标号的元件并不必然具有相同的对应关系。
[0068]此外，空间相对用语如“在
…
下方”、“下方”、“较低的”、“上方”、“较高的”、或类似用词，用于描述附图本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体装置，包括：一基板；一第一半导体通道，位于该基板上；一第二半导体通道，位于该基板上且横向偏离该第一半导体通道；一第三半导体通道，位于该基板上并横向偏离该第二半导体通道；一第一栅极结构，位于该第一半导体通道上并横向围绕该第一半导体通道；一第二栅极结构，位于该第二半导体通道上并横向围绕该第二半导体通道；一第三栅极结构，位于该第三半导体通道上并...
【专利技术属性】
技术研发人员：朱熙甯，江国诚，王志豪，程冠伦，陈冠霖，潘冠廷，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。