一种NLDMOS结构及其制备方法技术

本发明专利技术提出了一种NLDMOS结构的制备方法，应用于高维持电压ESD器件。在本发明专利技术提供的NLDMOS器件的制造方法中，其在常规的ESD NLDMOS器件结构的基础上，在该器件的源区重掺杂N型区和栅极之间的沟道处注入P型离子，形成P型注入区，所注入的P型离子可以是轻掺杂型的，也可以是重掺杂型的。形成的P型注入区可以使ESD电流更多的从下方P型深阱流向源区S端的重掺杂N型区，得到更深的ESD电流路径而提高维持电压，使得NLDMOS的NPN开启更加均匀，避免了闩锁效应(latch

【技术实现步骤摘要】
一种NLDMOS结构及其制备方法


[0001]本专利技术涉及半导体制造
，特别涉及一种NLDMOS器件结构及其制备方法。

技术介绍

[0002]随着功率半导体在电源管理、驱动电路和汽车电子等行业的广泛应用，高压集成电路在半导体行业中占据了重要地位。由于高压芯片的工作环境较为复杂恶劣，因此高压芯片必须添加更为复杂的工艺层次，以满足电路系统的高工作电压需求。然而，随着芯片工艺层次及版图的复杂化，集成电路芯片在其生产制造以及装配过程中很容易受到静电放电ESD(ESD,Electro Static Discharge)的影响。一般而言，ESD在放电时都伴随着瞬时的约3000V高电压和强电流，器件的寄生效应也逐渐增加，静电泄放能力下降，而这些都会给芯片带来包括几百毫微焦耳能量的热损毁和栅氧击穿在内的诸多伤害，造成芯片的可靠性降低，甚至损坏。因此，由于ESD情况在许多工作环境中都很常见，而随着高压芯片应用的日益广泛，高压集成电路的静电放电ESD防护需求日益迫切，为追求更高的成品率、器件可靠性，设计具有高ESD鲁棒性、高维持电压、高单位面积泄放效率的高压ESD防护器件，是当前ESD防护领域的重要研究方向。
[0003]在高压ESD防护领域中，横向扩散金属氧化物半导体晶体管(LDMOS,Laterally Diffused Metal Oxide Semiconductor)因其具有较强的耐压能力、高输出功率、高增益、高线性、良好的热稳定性、高电流驱动能力、低Rds导通电阻和高击穿电压等特点，能在高压功率集成电路中常采用高压LDMOS满足耐高压、实现功率控制等方面的要求，广泛地应用于射频、微波领域的功率放大器(功率电路)，从而成为ESD防护的研究热点。LDMOS按照导电沟道的类型分为NLDMOS(N型沟道LDMOS)和PLDMOS(P型沟道LDMOS)；NLDMOS的体区分为轻掺杂的P型半导体，源区和漏区为重掺杂的N型半导体。
[0004]NLDMOS是一种常见的功率器件，其用作高压静电放电ESD防护器件时，有抗ESD能力强，面积小，设计灵活等诸多优点，主要依靠寄生的NPN三极管泄放ESD电流。然而，当NLDMOS结构发生负阻(snap
‑
back)后，ESD电流从D端流向S端，相对比较集中在沟道方向的N+方向，这就导致电流密度大ESD能力较难提升；同时维持电压V
hold
很低，一般不超过10V，在高压端口应用有较大的闩锁效应(latch
‑
up)风险。

技术实现思路

[0005]本专利技术的目的在于提供一种NLDMOS器件结构及其制备方法，以解决当NLDMOS结构发生负阻(snap
‑
back)后，ESD电流从D端流向S端，相对比较集中在沟道方向的N+方向，这就导致电流密度大ESD能力较难提升；同时维持电压V
hold
很低，一般不超过10V，在高压端口应用有较大的闩锁效应(latch
‑
up)风险的问题。
[0006]为解决上述技术问题，本专利技术提供一种NLDMOS器件结构，包括：
[0007]P型半导体衬底，在所述P型半导体衬底内形成有P型深阱，且所述P型半导体衬底的表面上形成有栅极结构；
[0008]重掺杂P型区、沟道区场氧和重掺杂N型区，依次形成于所述P型深阱中；
[0009]P型注入区，位于所述重掺杂N型区与所述栅极结构之间的所述P型深阱中。
[0010]进一步的，所述P型注入区为低掺杂P型注入区或重掺杂P型注入区。
[0011]进一步的，所述ESD器件的维持电压的取值范围为10V～100V。
[0012]同时，为解决上述技术问题，本专利技术基于以上NLDMOS器件结构还提供了一种应用于高维持电压ESD器件的NLDMOS结构的制备方法，包括：
[0013]提供一P型半导体衬底，在所述P型半导体衬底上形成有源区、漏区和栅极结构；
[0014]在所述源区上形成P型注入区。
[0015]进一步的，所述P型注入区为低掺杂P型注入区或重掺杂P型注入区。
[0016]进一步的，所述ESD器件的维持电压的取值范围为10V～100V。
[0017]进一步的，所述NLDMOS结构的制备方法还包括：
[0018]在所述P型半导体衬底上形成N型深阱；
[0019]在所述N型深阱左部形成一P型深阱；
[0020]在所述P型深阱中部形成沟道区场氧；
[0021]所述沟道区场氧左侧的P型深阱上形成一重掺杂P型区，所述沟道区场氧右侧的P型深阱上形成一重掺杂N型区；
[0022]在所述P型深阱中形成具有所述NLDMOS结构的源区；
[0023]所述P型半导体衬底上N型深阱，中部形成漂移区场氧；
[0024]在所述N型深阱中形成具有所述NLDMOS结构的漏区，位于漂移区场氧的末端；
[0025]在所述P型半导体衬底上形成多晶硅栅，所述多晶硅栅的第一侧面位于所述P型深阱上方，所述多晶硅栅的第二侧面位于所述漂移区上方；
[0026]所述多晶硅栅和所述P型半导体衬底表面形成隔离栅氧化层；
[0027]所述多晶硅栅覆盖的所述P型深阱用于形成沟道；
[0028]所述P型深阱上的重掺杂N型区和所述沟道之间形成P型注入区；
[0029]所述漂移区场氧右侧的N型深阱上形成一重掺杂N型区；
[0030]所述N型深阱上的重掺杂N型区的下方形成一低压N型阱；
[0031]所述P型深阱上的重掺杂P型区作为P型深阱引出端；
[0032]所述P型深阱上的重掺杂N型区作为器件的源区引出端S；
[0033]所述N型深阱上的重掺杂N型区作为器件的漏区引出端D；
[0034]进一步的，所述半导体衬底为硅衬底。
[0035]进一步的，所述栅氧化层通过热氧化方法生长。
[0036]进一步的，多晶硅栅通过金属引出作为器件的栅极。
[0037]与现有技术相比，本专利技术技术方案至少具有以下有益效果之一：
[0038]在本专利技术提出了一种应用于高维持电压ESD器件的NLDMOS结构的制备方法中，首先，在P型半导体衬底上左右两边分别形成P型深阱和N型深阱，在所述P型深阱中部形成沟道区场氧，在所述沟道区场氧左侧的P型深阱上形成一重掺杂P型区，作为P型深阱引出端；在所述沟道区场氧右侧的P型深阱上形成一重掺杂N型区，作为器件的源区引出端S；接着，在所述P型半导体衬底上形成多晶硅栅，所述多晶硅栅覆盖的所述P型深阱用于形成沟道；最后，在所述P型深阱上的重掺杂N型区和所述沟道之间形成P型注入区，此P型注入区可以
是低掺杂P型注入区也可以是重掺杂P型注入区。形成的P型注入区可以使ESD电流更多的从下方P型深阱流向源区S端的重掺杂N型区，得到更深的ESD电流路径而提高维持电压，使得NLDMOS的NPN开启更加均匀，避免了闩锁效应(latch
‑
...

【技术保护点】

【技术特征摘要】
1.一种NLDMOS结构，其特征在于，所述NLDMOS结构应用于高维持电压的ESD器件，所述NLDMOS结构包括：P型半导体衬底，在所述P型半导体衬底内形成有P型深阱，且所述P型半导体衬底的表面上形成有栅极结构；重掺杂P型区、沟道区场氧和重掺杂N型区，依次形成于所述P型深阱中；P型注入区，位于所述重掺杂N型区与所述栅极结构之间的所述P型深阱中。2.如权利要求1所述的NLDMOS结构，其特征在于，所述P型注入区为低掺杂P型注入区或重掺杂P型注入区。3.如权利要求1所述的NLDMOS结构，其特征在于，所述ESD器件的维持电压的取值范围为10V～100V。4.一种基于如权利要求1
‑
3中任一所述的NLDMOS结构的制备方法，其特征在于，所述制备方法应用于高维持电压ESD器件，所述制备方法包括：提供一P型半导体衬底，在所述P型半导体衬底上形成有源区、漏区和栅极结构；在所述源区上形成P型注入区。5.如权利要求4所述的NLDMOS结构的制备方法，其特征在于，所述P型注入区为低掺杂P型注入区或重掺杂P型注入区。6.如权利要求4所述的NLDMOS结构的制备方法，其特征在于，所述ESD器件的维持电压的取值范围为10V～100V。7.如权利要求4所述的NLDMOS结构的制备方法，其特征在于，所述NLDMOS结构的制备方法还包括：在所述P型半导体衬底上形成N型深阱...

【专利技术属性】
技术研发人员：邓樟鹏，苏庆，韦敏侠，范炜盛，
申请(专利权)人：华虹半导体无锡有限公司，
类型：发明
国别省市：