具有强抗冲击力的MOSFET器件及制备方法技术

本发明专利技术公开了具有强抗冲击力的MOSFET器件及制备方法，涉及半导体功率器件技术领域。包括：第一沟槽，第二沟槽，第一导电外延层，第一层第二导电类型体区，第一层第一导电类型源区和第二层第一导电类型源区；所述第一导电外延层上设置所述第一沟槽和所述第二沟槽；所述第一沟槽和所述第二沟槽之间从下至上依次设置第二导电类型体区、第一层第一导电类型源区和第二层第一导电类型源区；所述第一沟槽与所述第二沟槽之间，所述第一沟槽的一侧和所述第二沟槽的一侧设置接触孔。二沟槽的一侧设置接触孔。二沟槽的一侧设置接触孔。

【技术实现步骤摘要】
具有强抗冲击力的MOSFET器件及制备方法


[0001]本专利技术涉及半导体功率器件
，更具体的涉及具有强抗冲击力的MOSFET器件及制备方法。

技术介绍

[0002]传统功率器件MOSFET(英文为：Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor，中文为：金属氧化物半导体场效晶体管)的有源区设计中，目前主要采用几十甚至上百万的不断重复的原胞单元排列组成MOSFET器件的导电功能区域，该区域不仅承载着功率MOSFET的开启，同时也是功率MOSFET承受雪崩冲击时的重要区域，导电功能区域的强壮与否直接决定了器件在线性区的SOA(安全工作区)的宽与窄。
[0003]为了增强器件的SOA，需要在器件有源区结构做进一步的改进和优化来改善ZTC(zero temperature coefficient
‑
point，零温度系数点)，其中，ZTC位置指的是器件在常温(如25摄氏度)和高温下(如150摄氏度)转移特性曲线的交叉点位置，位于交叉点下方区域，器件的ID随着温度的增加也不断增加显示为正反馈，为正温度系数，而位于交叉点上方区域，器件的ID随着温度的增加也减小显示为负反馈，为负温度系数。

技术实现思路

[0004]本专利技术实施例提供具有强抗冲击力的MOSFET器件及制备方法，通过在有源区中集成源极电阻，使得器件的漏源电流形成负反馈，从而达到增强器件SOA宽度的方法。
[0005]本专利技术实施例提供一种MOSFET器件，包括：第一沟槽，第二沟槽，第一导电外延层，第一层第二导电类型体区，第一层第一导电类型源区和第二层第一导电类型源区；
[0006]所述第一导电外延层上设置所述第一沟槽和所述第二沟槽；
[0007]所述第一沟槽和所述第二沟槽之间从下至上依次设置第二导电类型体区、第一层第一导电类型源区和第二层第一导电类型源区；
[0008]所述第一沟槽与所述第二沟槽之间，所述第一沟槽的一侧和所述第二沟槽的一侧设置接触孔。
[0009]优选地，还包括第二层第二导电类型体区；
[0010]所述第一沟槽的一侧从下至上设置第一层第二导电类型体区、第二层第二导电类型体区和第二层第一导电类型源区；
[0011]所述第二沟槽的一侧从下至上设置第一层第二导电类型体区、第二层第二导电类型体区和第二层第一导电类型源区。
[0012]优选地，所述接触孔分别为第一接触孔，第二接触孔和第三接触孔；
[0013]第一接触孔的一端贯穿第二层第一导电类型源区与第二层第二导电类型体区相接触，且所述第一接触孔的底部设置第一欧姆接触区；
[0014]第二接触孔的一端贯穿第二层第一导电类型源区、第一层第一导电类型源区与第一层第二导电类型体区相接触，且所述第二接触孔的底部设置第二欧姆接触区；
[0015]第三接触孔的一端贯穿第二层第一导电类型源区与第二层第二导电类型体区相接触，且所述第一接触孔的底部设置第一欧姆接触区。
[0016]优选地，所述接触孔分别为第一接触孔，第二接触孔和第三接触孔；
[0017]第一接触孔的一端贯穿第二层第一导电类型源区与第一层第二导电类型体区相接触，且所述第一接触孔的底部设置第一欧姆接触区；
[0018]第二接触孔的一端贯穿第一层第一导电类型源区、第二层第一导电类型源区与第一层第二导电类型体区相接触，且所述第二接触孔的底部设置第二欧姆接触区；
[0019]第三接触孔的一端贯穿第二层第一导电类型源区与第一层第二导电类型体区相接触，且所述第一接触孔的底部设置第一欧姆接触区。
[0020]本专利技术实施例提供一种MOSFET器件的制备方法，包括：
[0021]在第一沟槽的内部和第二沟槽的内部依次形成栅氧化层和多晶硅层；
[0022]通过第一次体区离子注入，在第一导电外延层内形成第一层第二导电类型体区；
[0023]在第一沟槽的顶部，第一沟槽的一侧顶部，第二沟槽的顶部及第二沟槽的一侧顶部形成第二光刻胶层，通过第一次源区离子注入，在位于所述第一沟槽和所述第二沟槽之间的所述第一层第二导电类型体区形成第一层第一导电类型源区；
[0024]通过第二次源区离子注入，在第一导电外延层内形成第二层第一导电类型源区；在所述第一导电外延层上方形成隔离氧化层，并在所述隔离氧化层上制备接触孔。
[0025]优选地，所述在第一沟槽的顶部，第一沟槽的一侧顶部，第二沟槽的顶部及第二沟槽的一侧顶部形成第二光刻胶层之前，还包括：
[0026]在所述第一沟槽的顶部，所述第二沟的槽顶部以及第一沟槽和第二沟槽之间形成第三光刻胶层，通过第二次体区离子注入，在位于所述第一沟槽的一侧的第一层第二导电类型体区内形成第二层第二导电类型体区、位于所述第二沟槽的一侧的第一层第二导电类型体区内形成第二层第二导电类型体区。
[0027]优选地，所述通过第二次源区离子注入，在第一导电外延层内形成第二层第一导电类型源区，具体包括：
[0028]通过第二次源区离子注入，在位于所述第一沟槽的一侧的第二层第二导电类型体区内形成第二层第一导电类型源区，在位于所述第二沟槽的一侧的第二层第二导电类型体区内形成第二层第一导电类型源区；在位于所述第一沟槽和所述第二沟槽之间的第一层第一导电类型源区内形成第二层第一导电类型源区。
[0029]优选地，所述接触孔包括第一接触孔，第二接触孔和第三接触孔；
[0030]所述在所述第一导电外延层上方形成隔离氧化层，并在所述隔离氧化层上制备接触孔，具体包括：
[0031]在所述第二沟槽的一侧，形成所述第一接触孔，所述第一接触孔贯穿第二层第一导电类型源区与第一层第二导电类型体区相接触；
[0032]在所述第一沟槽和所述第二沟槽之间，形成所述第二接触孔，所述第二接触孔贯穿第二层第一导电类型源区、第一层第一导电类型源区与第一层第二导电类型体区相接触；
[0033]在所述第一沟槽的一侧，形成所述第三接触孔，所述第三接触孔贯穿第二层第一导电类型源区与第一层第二导电类型体区相接触。
[0034]优选地，所述在第一沟槽的内部和第二沟槽的内部依次形成栅氧化层和多晶硅层，具体包括：
[0035]在所述第一沟槽的内部，所述第一沟槽的顶部两侧，所述第二沟槽的内部以及所述第二沟槽的顶部两侧形成栅氧化层；
[0036]在所述第一沟槽的内部，所述第一沟槽的顶部两侧，所述第二沟槽的内部以及所述第二沟槽的顶部两侧的所述栅氧化层上形成多晶硅层；
[0037]将位于第一沟槽的顶部，第一沟槽的顶部两侧，第二沟槽的顶部以及第二沟槽的顶部两侧的多晶硅层刻蚀掉。
[0038]本专利技术实施例提供一种MOSFET器件及制备方法，该器件包括：第一沟槽，第二沟槽，第一导电外延层，第二导电类型体区，第一层第一导电类型源区和第二层第一导电类型源区；所述第一导电外延层上设本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种MOSFET器件，其特征在于，包括：第一沟槽，第二沟槽，第一导电外延层，第一层第二导电类型体区，第一层第一导电类型源区和第二层第一导电类型源区；所述第一导电外延层上设置所述第一沟槽和所述第二沟槽；所述第一沟槽和所述第二沟槽之间从下至上依次设置第二导电类型体区、第一层第一导电类型源区和第二层第一导电类型源区；所述第一沟槽与所述第二沟槽之间，所述第一沟槽的一侧和所述第二沟槽的一侧设置接触孔。2.如权利要求1所述的MOSFET器件，其特征在于，还包括第二层第二导电类型体区；所述第一沟槽的一侧从下至上设置第一层第二导电类型体区、第二层第二导电类型体区和第二层第一导电类型源区；所述第二沟槽的一侧从下至上设置第一层第二导电类型体区、第二层第二导电类型体区和第二层第一导电类型源区。3.如权利要求2所述的MOSFET器件，其特征在于，所述接触孔分别为第一接触孔，第二接触孔和第三接触孔；第一接触孔的一端贯穿第二层第一导电类型源区与第二层第二导电类型体区相接触，且所述第一接触孔的底部设置第一欧姆接触区；第二接触孔的一端贯穿第二层第一导电类型源区、第一层第一导电类型源区与第一层第二导电类型体区相接触，且所述第二接触孔的底部设置第二欧姆接触区；第三接触孔的一端贯穿第二层第一导电类型源区与第二层第二导电类型体区相接触，且所述第一接触孔的底部设置第一欧姆接触区。4.如权利要求1所述的MOSFET器件，其特征在于，所述接触孔分别为第一接触孔，第二接触孔和第三接触孔；第一接触孔的一端贯穿第二层第一导电类型源区与第一层第二导电类型体区相接触，且所述第一接触孔的底部设置第一欧姆接触区；第二接触孔的一端贯穿第一层第一导电类型源区、第二层第一导电类型源区与第一层第二导电类型体区相接触，且所述第二接触孔的底部设置第二欧姆接触区；第三接触孔的一端贯穿第二层第一导电类型源区与第一层第二导电类型体区相接触，且所述第一接触孔的底部设置第一欧姆接触区。5.一种MOSFET器件的制备方法，其特征在于，包括：在第一沟槽的内部和第二沟槽的内部依次形成栅氧化层和多晶硅层；通过第一次体区离子注入，在第一导电外延层内形成第一层第二导电类型体区；在第一沟槽的顶部，第一沟槽的一侧顶部，第二沟槽的顶部及第二沟槽的一侧顶部形成第二光刻胶层，通过第一次源区离子注入，在位于所述第一沟槽和所述第二沟槽之间的所述第一层第二导电类型体区形成第一层第一导电类型源区；通过第二次...

【专利技术属性】
技术研发人员：袁力鹏，苏毅，常虹，唐呈前，完颜文娟，
申请(专利权)人：华羿微电子股份有限公司，
类型：发明
国别省市：