存储器装置制造方法及图纸

本公开一些实施例提出一种存储器装置。所述存储器装置包括含有具金属线的金属间介电层的基板、位于基板上方的介电层、穿过介电层并与金属线接触的底部电极通孔、位于底部电极通孔上方的底部电极、位于底部电极上方的磁穿隧接面(MTJ)元件以及位于MTJ元件上方的顶部电极。底部电极的直接位于底部电极通孔上方的中央部分厚于底部电极的边缘部分。中央部分厚于底部电极的边缘部分。中央部分厚于底部电极的边缘部分。

【技术实现步骤摘要】
存储器装置


[0001]本技术实施例涉及一种半导体装置，尤其涉及一种具有磁性随机存取存储器(MRAM)装置的阵列的半导体装置。

技术介绍

[0002]半导体集成电路(integrated circuit,IC)工业已经历了指数性的成长。技术在IC材料与设计上的进步已经产生了好几世代的IC，其中每一世代都具有比先前世代更小且更复杂的电路。在IC进化的过程中，功能密度(即：每单位芯片面积的互连装置的数量)通常会增加，同时几何尺寸(即：使用制造工艺所能创建的最小组件(或线段))则会减少。这种微缩过程通常通过增加生产效率以及降低相关成本来提供益处。这种微缩也增加了处理与制造IC的复杂性。
[0003]在一些IC设计与制造中，其中一个进步是发展了非易失性存储器(non
‑
volatile memory,NVM)，特别是磁性随机存取存储器(magnetic random
‑
access memory,MRAM)。在一些实施例中，MRAM能够提供与挥发性的静态随机存取存储器(static random
‑
access memory,SRAM)相提并论的性能，并且以低于挥发性的动态随机存取存储器(dynamic random
‑
access memory,DRAM)的功耗得到足以分庭抗礼的密度。相较于NVM快闪存储器，MRAM能够提供更快的存取速度，并且随着时间推移所受的劣化较少。MRAM单元由磁穿隧接面(magnetic tunneling junction,MTJ)形成，MTJ包括多个薄膜，包含通过薄的绝缘阻挡(barrier)层所分隔的两个铁磁(ferromagnetic)层，它们由电子在两个铁磁层之间穿过绝缘阻挡层的穿隧来操作。MTJ的多个薄膜需要保持平整以确保MRAM的性能，但这些薄膜下方的金属通孔可能会导致薄膜起伏并降低MRAM的性能。因此，尽管现行用于形成MRAM装置的方法通常已足以满足其预期目的，但它们并非在所有方面都是完全令人满意的。

技术实现思路

[0004]本公开的目的在于提出一种存储器装置，以解决上述至少一个问题。
[0005]本公开实施例提供一种存储器装置的制造方法。所述存储器装置的制造方法包括在基板上方形成介电层，基板在其中具有金属线、在介电层中形成通孔孔洞，进而暴露金属线、在通孔孔洞中以及介电层的顶部表面上方沉积填充金属、对填充金属执行第一化学机械研磨(CMP)工艺，进而暴露介电层的顶部表面、对填充金属的顶部表面执行表面处理，进而形成填充金属的凹面顶部表面，其中表面处理不同于第一CMP工艺、在填充金属的凹面顶部表面上方形成底部电极层，使得底部电极层具有厚于周边部分的中央部分、在底部电极层上方形成存储器堆叠、在存储器堆叠上形成顶部电极层以及图案化顶部电极层、存储器堆叠以及底部电极层，进而形成存储器单元。
[0006]本公开实施例提供一种存储器装置的制造方法。所述存储器装置的制造方法包括提供基板、在基板上形成介电层、在介电层中形成通孔孔洞、在通孔孔洞中与介电层上方沉积第一金属层、对第一金属层执行第一平坦化工艺，进而暴露介电层的顶部表面并且在通
孔孔洞中形成金属通孔，其中金属通孔的顶部表面是凸面的、对金属通孔的顶部表面执行表面处理工艺，其中金属通孔的顶部表面在执行表面处理工艺之后呈凹面、在金属通孔以及介电层上方沉积第二金属层以及对第二金属层执行第二平坦化工艺，其中第二金属层的直接位于金属通孔上方的部分，厚于第二金属层的其他部分。
[0007]本公开实施例提供一种存储器装置。所述存储器装置包括包含具有金属线的金属间介电层的基板、位于基板上方的介电层、穿过介电层并与金属线接触的底部电极通孔、位于底部电极通孔上方的底部电极，其中底部电极的直接位于底部电极通孔上方的中央部分厚于底部电极的边缘部分、位于底部电极上方的磁穿隧接面(MTJ)元件以及位于MTJ元件上方的顶部电极。
[0008]根据本公开其中的一个实施方式，还包括多个金属氧化物粒子，在所述底部电极通孔的一顶部表面与所述底部电极的所述中央部分的一底部表面之间堆叠。
[0009]根据本公开其中的一个实施方式，所述底部电极通孔包括一顺应性阻挡层以及一填充金属。
[0010]根据本公开其中的一个实施方式，所述顺应性阻挡层的与所述介电层接合的一第一侧壁，处于与所述介电层的一顶部表面相同的高度。
[0011]根据本公开其中的一个实施方式，所述顺应性阻挡层的与所述填充金属接合的一第二侧壁，低于所述介电层的一顶部表面。
[0012]根据本公开其中的一个实施方式，所述填充金属具有一凹面顶部表面。
[0013]根据本公开其中的一个实施方式，所述填充金属的所述凹面顶部表面具有一边缘至中心距离以及一深度，所述深度对所述边缘至中心距离的一比值处于自0.2至1.0的范围。
[0014]根据本公开其中的一个实施方式，所述底部电极包括与所述底部电极通孔接合的一底部层以及所述底部层上方的一顶部层，所述底部层与所述顶部层包括不同的材料成分，且所述底部层的一顶部表面具有一凹面轮廓。
[0015]根据本公开其中的一个实施方式，所述磁穿隧接面元件包括一种晶层、设置于所述种晶层上方的一铁磁钉扎层、设置于所述铁磁钉扎层上方的一穿隧层、设置于所述穿隧层上方的一铁磁自由层以及设置于所述铁磁自由层上方的一覆盖层。
[0016]根据本公开其中的一个实施方式，还包括一介电间隔物层，设置于所述顶部电极、所述磁穿隧接面元件、所述底部电极以及所述介电层的多个侧壁上。
附图说明
[0017]本公开自后续实施方式及附图可更佳地理解。须强调的是，依据产业的标准作法，各种特征并未按比例绘制，并且仅用于说明的目的。事实上，各种特征的尺寸可能任意增加或减少以使论述清楚。
[0018]图1A以及图1B显示了具有整合于其中的MRAM单元的半导体装置的透视图。
[0019]图2为根据本公开实施例所示，用于形成具有整合于其中的MRAM单元的半导体装置的方法的流程图。
[0020]图3、图4、图5、图6、图7、图8、图9、图10、图11、图12、图13、图14、图15、图16、图17、图18、图19、图20、图21以及图22为根据一些实施例所示，于根据图2的方法的制造工艺期
间，半导体结构的截面图。
[0021]图23为根据一些实施例所示，包含MRAM装置与逻辑装置的集成电路。
[0022]附图标记如下：
[0023]10：半导体装置
[0024]20：MRAM阵列
[0025]30：MRAM单元
[0026]40：MTJ
[0027]42：上方磁板
[0028]44：下方磁板
[0029]46：绝缘层
[0030]50：晶体管结构
[0031]BL1～BLN：位元线
[0032]WL1～WLM：字元线
[0033]10本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器装置，其特征在于，包括：一基板，包括具有一金属线的一金属间介电层；一介电层，位于所述基板上方；一底部电极通孔，穿过所述介电层并与所述金属线接触；一底部电极，位于所述底部电极通孔上方，其中所述底部电极的直接位于所述底部电极通孔上方的一中央部分，厚于所述底部电极的一边缘部分；一磁穿隧接面元件，位于所述底部电极上方；以及一顶部电极，位于所述磁穿隧接面元件上方。2.如权利要求1所述的存储器装置，其特征在于，还包括多个金属氧化物粒子，在所述底部电极通孔的一顶部表面与所述底部电极的所述中央部分的一底部表面之间堆叠。3.如权利要求1所述的存储器装置，其特征在于，所述底部电极通孔包括一顺应性阻挡层以及一填充金属。4.如权利要求3所述的存储器装置，其特征在于，所述顺应性阻挡层的与所述介电层接合的一第一侧壁，处于与所述介电层的一顶部表面相同的高度。5.如权利要求3所述的存储器装置，其特征在于，所述顺应性阻挡层的与所述填充金属接合的一第二侧壁，低于所述介电...

【专利技术属性】
技术研发人员：朱奕丞，林仲德，郑凯文，蔡瀚霆，蔡荣赞，戴宝羿，黄建桦，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：新型
国别省市：