集成电路结构及其制造方法技术

根据本申请的实施例，提供了一种IC结构包括MTJ单元、晶体管、第一字线和第二字线。晶体管电耦合到MTJ单元。晶体管包括第一栅极端子和独立于第一栅极端子的第二栅极端子。第一字线电耦合到晶体管的第一栅极端子。第二字线电耦合到晶体管的第二栅极端子。MTJ单元的电阻状态取决于施加到第一字线的第一字线电压和施加到第二字线的第二字线电压，并且MTJ单元的电阻状态遵循与门逻辑或或门逻辑。根据本申请的其他实施例，还提供了制造集成电路结构的方法。方法。方法。

【技术实现步骤摘要】
集成电路结构及其制造方法


[0001]本申请是实施例涉及一种集成电路结构及其制造方法。

技术介绍

[0002]使用由电流线产生的磁场的磁化切换先前已用于磁信息存储或磁随机存取存储器(MRAM)技术。最近，通过自旋极化电流(或通过称为自旋转移的机制)进行的磁化切换已被证明可用于MRAM技术。

技术实现思路

[0003]根据本申请的一个实施例，提供了一种集成电路结构，包括：磁隧道结单元；晶体管，电耦合到磁隧道结单元，晶体管包括第一栅极端子和独立于第一栅极端子的第二栅极端子；第一字线，电耦合到晶体管的第一栅极端子；以及第二字线，电耦合到晶体管的第二栅极端子，其中磁隧道结单元的电阻状态取决于施加到第一字线的第一字线电压和施加到第二字线的第二字线电压，并且磁隧道结单元的电阻状态遵循与门逻辑或或门逻辑。
[0004]根据本申请的另一个实施例，提供了一种集成电路结构，包括：在衬底上的源极区域和漏极区域；多个沟道层，多个沟道层以一个在另一个之上的方式布置在衬底上方，并且多个沟道层从源极区域延伸到漏极区域；以及横向地在源极区域和漏极区域之间的第一栅极结构和第二栅极结构，其中第一栅极结构与第二栅极结构电隔离，并且多个沟道层包括第一沟道层，第一沟道层具有接触第一栅极结构的底表面和接触第二栅极结构的顶表面。
[0005]根据本申请的又一个实施例，提供了一种制造集成电路结构的方法，包括：在衬底上方形成具有交替的第一半导体层、第二半导体层和第三半导体层的堆叠件的鳍结构；蚀刻第一半导体层，以在第二半导体层的第一个和第二个之间形成第一空间；在第一空间中形成位于第二半导体层的第一个和第二个之间的第一栅极结构；蚀刻第三半导体层，以在第二半导体层的第二个和第三个之间形成第二空间；以及在第二空间中形成位于第二半导体层的第二个和第三个之间的第二栅极结构。
附图说明
[0006]当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本专利技术的各个方面。应该注意，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
[0007]图1图示了根据本公开的一些实施例的1T
‑
1MTJ MRAM存储器单元的示意图。
[0008]图2A是根据本公开的一些实施例的示出的MTJ(磁隧道结)单元的膜堆叠件的截面图。
[0009]图2B是根据本公开的一些实施例的示出的MTJ单元中的SAF层的截面图。
[0010]图3A和图3B显示了根据本公开的一些实施例的具有平面内易磁化轴的MTJ单元的操作。
[0011]图3C和图3D显示了根据本公开的一些实施例的具有垂直易磁化轴的MTJ单元的操作。
[0012]图4A
‑
图4D示出了根据本公开的一些实施例的使用1T
‑
1MTJ MRAM单元执行的与门(AND gate)逻辑运算。
[0013]图5示出了关于如图4A
‑
图4D中所示的与门逻辑功能的表格。
[0014]图6A
‑
图6D示出了根据本公开的一些实施例的使用1T
‑
1MTJ MRAM单元执行的或门(OR gate)逻辑运算。
[0015]图7示出了关于如图6A
‑
图6D中所示的或门逻辑功能的表格。
[0016]图8A和图8B示出了根据本公开的一些实施例的MTJ单元的刷新或初始操作。
[0017]图9示出了根据本公开的一些实施例的MTJ单元的读取操作。
[0018]图10A是根据本公开的一些实施例的放大到MRAM存取晶体管的集成电路(IC)结构的平面图。
[0019]图10B是从第一切割获得的图10A的IC结构的截面图，该第一切割沿着MRAM存取晶体管的源极/漏极区域之间的电流流动的方向。
[0020]图10C是图10A的IC结构的截面图，其中该截面图是从第二切割获得的，该第二切割沿着垂直于MRAM存取晶体管的源极/漏极区域之间的电流流动的方向的方向。
[0021]图11A
‑
图29是根据本公开的一些实施例的制造具有具有逻辑功能的1T
‑
1MTJ MRAM单元的IC结构的中间阶段的俯视图和截面图。
[0022]图30A是根据本公开的一些实施例的放大到鳍型MRAM存取晶体管的集成电路(IC)结构的平面图。
[0023]图30B是从第一切割获得的图30A的IC结构的截面图，该第一切割垂直于鳍型MRAM存取晶体管的鳍的纵轴。
[0024]图30C是从第二切割获得的图30A的IC结构的截面图，该第二切割沿着鳍型MRAM存取晶体管的鳍的纵轴。
[0025]图30D是从第三切割获得的图30A的IC结构的截面图，该第三切割沿着鳍型MRAM存取晶体管的鳍的纵轴，但是偏离鳍。
[0026]图30E是从第四切割获得的图30A的IC结构的截面图，该第四切割沿着鳍型MRAM存取晶体管的鳍的纵轴，但是偏离鳍。
[0027]图31A
‑
图38B是根据本公开的一些实施例的制造具有两个独立栅极的FinFET的中间阶段的截面图。
具体实施方式
[0028]以下公开提供了许多不同的实施例或实例，用于实现所提供主题的不同特征。下面描述了组件和布置的具体实例以简化本公开。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本公开可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的个实施例和/或配置之间的关系。
[0029]此外，为了便于描述，本文中可以使用诸如“在
…
下方”、“在
…
下面”、“下部”、“在
…
之上”、“上部”等的空间相对术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间相对描述符可以同样地作相应地解释。
[0030]如本文所用，“大约”、“左右”、“约”或“基本上”可以通常表示给定值或范围的20％以内，或10％以内，或5％以内。本文给出的数值是近似值，意味着如果没有明确说明，可以推断术语“大约”、“左右”、“约”或“基本上”。然而，本领域的技术人员将认识到，在整个描述中列举的值或范围仅仅是实例，并且可以随着集成电路的缩小而减小。
[0031]磁阻随机存取存储器(MRAM)单元每个包括垂直地布置在集成芯片后段制程(BEOL)内的磁隧道结(MTJ)单元，磁隧道结(MTJ)单元位于导电电极之间。MTJ单元包括被隧道势垒层分离的第一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路结构，包括：磁隧道结单元；晶体管，电耦合到所述磁隧道结单元，所述晶体管包括所述第一栅极端子和独立于所述第一栅极端子的第二栅极端子；第一字线，电耦合到所述晶体管的所述第一栅极端子；以及第二字线，电耦合到所述晶体管的所述第二栅极端子，其中所述磁隧道结单元的电阻状态取决于施加到所述第一字线的第一字线电压和施加到所述第二字线的第二字线电压，并且所述磁隧道结单元的电阻状态遵循与门逻辑或或门逻辑。2.根据权利要求1所述的集成电路结构，其中当所述第一字线电压和所述第二字线电压中的第一个是高电压，并且所述第一字线电压和所述第二字线电压中的第二个是低于所述高电压的低电压时，所述磁隧道结单元的电阻状态不变化。3.根据权利要求1所述的集成电路结构，其中，当所述第一字线电压和所述第二字线电压是非零电压时，所述磁隧道结单元的电阻状态切换。4.根据权利要求3所述的集成电路结构，其中，所述磁隧道结单元的电阻状态从具有第一电阻的低电阻状态切换到具有高于所述第一电阻的第二电阻的高电阻状态。5.根据权利要求1所述的集成电路结构，其中，当所述第一字线电压和所述第二字线电压的一个是非零电压时，所述磁隧道结单元的电阻状态切换。6.根据权利要求5所述的集成电路结构，其中，所述磁隧道结单元的电阻状态从具有第一电阻的低电阻状态切换到具有高于所述第一电阻...

【专利技术属性】
技术研发人员：锺嘉哲，郑群议，刘致为，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：