一种版图拼版设计成效分析方法、芯片及终端技术

本发明专利技术公开了一种版图拼版设计成效分析方法、芯片及终端，属于芯片版图设计领域，包括：获取各型号芯片尺寸参数、各芯片切割需求参数；计算版图中可获取的各型号芯片数量；计算面积效用参数，结合切割刀数、总切割次数、贴膜数量、挑片总颗数、测试难易度中任一或多个参数对各版图进行评价，输出最优切割版图。引入面积效用参数对版图设计进行评价，优化了整晶圆芯片颗数与单个拼版方案之间的动态关系，以此提升面积产生的经济效益；根据面积效用参数结合其他参数各版图进行评价，将版图数据流片切割后才能体现出的芯片获得能力、切割成本、与需求匹配度等隐形成本提前显性化，在图形可变环节进行后端方案优化，使整个流片方案更为可控。更为可控。更为可控。

【技术实现步骤摘要】
一种版图拼版设计成效分析方法、芯片及终端


[0001]本专利技术涉及芯片版图设计
，尤其涉及一种版图拼版设计成效分析方法、芯片及终端。

技术介绍

[0002]集成电路拼版设计环节在半导体（包括元素半导体和化合物半导体）设计过程中是必备的一环。除了交给代工厂进行拼版设计外，大部分设计公司出于信息管理方便，会将拼版设计环节在设计公司内部消化。但因为缺少相关的技术培训，且风险认知不充分，在最终流片时发现拼版后的数据与后端工艺环节出现数据不匹配的问题，例如：测试、切割时间长；切割费用超预算，甚至无法切割；封装时芯片尺寸与设计尺寸不相符，需进行二次切割调整，从而新增时间成本和人工成本；版图拼版数据迭代后，问题改善效果微小；芯片面积不能有效利用，导致面积产生的经济效益低等。因此，目前亟需提供一种终版版图设计效能的全面评价系统，将版图设计隐藏的后端芯片成本显性化，提前至版图设计端进行芯片获得能力、切割成本、切割难易程度以及与需求匹配度的判断和取舍。

技术实现思路

[0003]本专利技术的目的在于克服现有技术的问题，提供一种版图拼版设计成效分析方法、芯片及终端。
[0004]本专利技术的目的是通过以下技术方案来实现的：一种版图拼版设计成效分析方法，该方法包括以下步骤：S1
’
：获取各型号芯片尺寸参数、各芯片切割需求参数；S2
’
：计算版图中各型号芯片数量；S3
’
：计算面积效用参数矩阵Q={q1,q2,q3,
……
,q
i<br/>}，q
i
=各型号芯片数量/各型号芯片总面积，i表示芯片型号的编号；S4
’
：根据面积效用参数，结合切割刀数、总切割次数、贴膜数量、挑片总颗数、测试难易度中任一参数或多个参数对各版图（拼版方案）进行评价，输出最优切割版图。
[0005]具体地，步骤S1
’
中，各型号芯片尺寸参数对应不同客户给出的芯片尺寸参数，不同型号芯片的尺寸参数一般不同。在版图设计过程中，针对整晶圆多型号芯片版图设计，根据各型号芯片位置布局不同存在多种拼版方案，即不同拼版方式的版图。各芯片切割需求参数限定了芯片的具体切割要求，如切割为单颗芯片进行交付以及其他芯片切割方式，通过获取各芯片切割需求参数，以将切割刀数、总切割次数、贴膜数量、挑片总颗数应用至后续版图评价过程。
[0006]具体地，步骤S3
’
中，各型号芯片总面积为各型号芯片占用的晶圆面积，包括了各芯片间的切割槽尺寸参数。在满足各型号芯片数量需求的基础上，面积越小，承载的芯片颗数越多，则面积效用参数值越大；反之，则越小。单独追求小面积忽略芯片颗数，会导致面积产生的经济效益低；而单独追求芯片颗数最多而忽略面积的优化，又会导致多余的设计成
本，本专利技术通过计算单个曝光面积下各型号芯片数量与各型号芯片总面积比值，优化了整晶圆芯片颗数与单个拼版方案之间的动态关系，以在等同面积下获得更多芯片，以此提升面积产生的经济效益，降低成本开销。
[0007]具体地，步骤S4
’
中，切割刀数指单颗芯片划开时，切割机台已经切割的刀数总和；总切割次数指经历几批次切割达到需要的芯片形式，一般会经历1~6批次切割，才能把整晶圆变成单颗芯片进行交货；贴膜次数与切割次数相关，一般情况下，晶圆切割一次后存在一次贴膜的动作，直至切割得到单颗芯片；挑片总颗数指的是整块晶圆可以获得的某款单颗芯片的总数量；测试难易度用于体现后端工艺中对芯片功能测试的容易度。进一步地，最优切割版图表示该版图具有最优异的切割性能，此时芯片的面积效用、切割刀数、总切割次数、贴膜数量、挑片总颗数、测试难易度各参数均衡后达到最优性能。优选地，采用面积效用参数，切割刀数、总切割次数、贴膜数量、挑片总颗数、测试难易度对版图进行评价。
[0008]将切割刀数、总切割次数、贴膜数量、挑片总颗数、测试难易度中任一参数与多个参数与面积效用参数进行结合，对各版图进行评价，在版图设计过程中考虑了版图设计对后端工艺即切割、挑片、封装、测试的影响，即将版图数据流片切割后才能体现出的芯片获得能力（各型号芯片数量）、切割成本、与需求匹配度等隐形成本提前显性化，在图形可变环节进行后端方案优化，从源端控制成本，使整个流片方案更为可控与优质；同时，经过评价后输出的最优切割版图，可用于切割、挑片、封装、测试环节直接使用，免去了人工绘图环节，有效提升后续环节流畅度，并降低工作繁琐程度。另外，本专利技术方法适用于某一种方案或者多种版图拼版方案的成效确认，弥补目前仅以人工主观判断比较多种方案优缺点、无专业分析工具的空白，甚至能够取代人工确认环节。
[0009]在一示例中，获取各型号芯片尺寸参数具体包括以下子步骤：S11
’
：基于电路设计软件的工艺库建立版图单元；其中，电路设计软件为广泛使用的商用软件，包括不限于Cadence、ADS、L
‑
edit等。
[0010]S12
’
：将（终版）版图布局草图或（终版）版图拼版数据或（终版）顶层芯片外框边界图导入版图单元，进而获取各型号芯片尺寸参数。其中，版图布局草图、版图拼版数据、顶层芯片外框边界图均能够反映各型号芯片尺寸参数以及各芯片的具体布局位置等信息，可根据数据获取的便利性选择上述任一种数据源获取芯片的尺寸参数。当然，本示例在提取各型号芯片尺寸参数的同时，还能够获取芯片的接线设计、功率管芯样貌、测试端口设计等参数。
[0011]本示例中基于版图单元能够快速提取各型号芯片尺寸参数，能够保证数据采集效率与准确性；进一步地，上述数据获取方式中，导入的数据在工艺维度上无限制，适用于任何工艺以及任何半导体设计领域的数据采集。
[0012]在一示例中，所述方法还包括：S1
’’
：获取各型号芯片数量需求参数；S2
’’
：判断版图中可获取的各型号芯片数量是否满足各型号芯片数量需求参数，若不满足，结束分析，并输出错误提示；反之，计算面积效用参数矩阵。
[0013]具体地，该步骤可以与步骤S1
’
同时执行，也可先于步骤S1
’
执行，或者在执行步骤S1
’
后执行。各型号芯片数量需求参数中芯片的数量需求阈值由客户定义，一般客户订单中会说明各型号芯片所需数量，若客户未定义，默认为整晶圆制成的单颗芯片全部交货，此时
数量需求阈值为最大可获得芯片数，即本版图下所有可以获得的单颗芯片数量。本示例通过判断当前设计版图是否满足各型号芯片数量需求参数，能够及时确认版图设计是否符合客户需求，避免了后端工艺的无效开展以及成本浪费。
[0014]在一示例中，所述各芯片切割需求参数中切割要求为切割为单颗芯片和/或以芯片型号为单位进行切割，当切割要求为切割为单颗芯片和以芯片型号为单位进行切割时，此时要求部分型号芯片单颗交付，部分型号芯片整条交付，切割需求参数直接影响后续用于版图评价的切割刀数、总切割次数本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种版图拼版设计成效分析方法，其特征在于：包括以下步骤：获取各型号芯片尺寸参数、各芯片切割需求参数；计算版图中可获取的各型号芯片数量；计算面积效用参数矩阵Q={q1,q2,q3,
……
,q
i
}，q
i
=各型号芯片数量/各型号芯片总面积；根据面积效用参数，结合切割刀数、总切割次数、贴膜数量、挑片总颗数、测试难易度中任一参数或多个参数对各版图进行评价，输出最优切割版图。2.根据权利要求1所述的一种版图拼版设计成效分析方法，其特征在于：所述方法还包括：获取各型号芯片数量需求参数；判断版图中可获取的各型号芯片数量是否满足各型号芯片数量需求参数，若不满足，结束分析；反之，计算面积效用参数矩阵。3.根据权利要求1所述的一种版图拼版设计成效分析方法，其特征在于：所述获取各型号芯片尺寸参数具体包括以下子步骤：基于电路设计软件的工艺库建立版图单元；将终版版图布局草图或终版版图拼版数据或终版顶层芯片外框边界图导入版图单元，进而获取各型号芯片尺寸参数。4.根据权利要求1所述的一种版图拼版设计成效分析方法，其特征在于：所述各芯片切割需求参数中切割要求为切割为单颗芯片和/或以芯片型号为单位进行切割。5.根据权利要求1所述的一种版图拼版设计成效分析方法，其特征在于：所述计算版图中可获取的各型号芯片数量包括：根据各型号芯片尺寸参数、晶圆尺寸参数以及曝光面积计算版图中可获取的各型号芯片数量。6.根据权利要求1所述的一种版图拼版设计成效分析方法，其特征在于：所述对各版图进行评价时，包括：根据面积效用...

【专利技术属性】
技术研发人员：苏春，张健，代高强，王新，刘宇，董红爽，张帅，
申请(专利权)人：成都复锦功率半导体技术发展有限公司，
类型：发明
国别省市：