对通孔缺陷进行建模的系统和方法以及储存介质技术方案

公开了一种对通孔缺陷进行建模的方法和系统以及非暂时性计算机可读储存介质。该方法，包括：获取标准单元的设计布局，从设计布局中提取标准单元中的一个或多个通孔的特征信息，通过应用第一异常电阻值作为一个或多个通孔之中的第一通孔的寄生电阻值，来对于输入范例执行电路模拟以获得标准单元的第一模拟输出，第一异常电阻值不同于第一通孔的标称寄生电阻值，确定对于输入范例的标准单元的第一模拟输出是否与相应的期望输出匹配，以及响应于第一模拟输出之中的一个或多个模拟输出与相应的期望输出不匹配，记录具有第一异常电阻值的第一通孔的一个或多个缺陷类型以及相应的输入范例和相应的模拟输出。输入范例和相应的模拟输出。输入范例和相应的模拟输出。

【技术实现步骤摘要】
对通孔缺陷进行建模的系统和方法以及储存介质


[0001]本专利技术的实施例涉及一种对通孔缺陷进行建模的方法和系统以及非暂时性计算机可读储存介质。

技术介绍

[0002]半导体电路可以包括各种前端制程(FEOL)层和各种中端制程(MEOL)和后端制程(BEOL)层。FEOL层可以包括诸如晶体管、电容器、电阻器等的器件，并且MEOL/BEOL层可以包括金属层和通孔，金属层和通孔用于互连晶圆上的单个器件或FEOL层的单元。随着集成电路(IC)中的逻辑设计变得越来越大和越来越复杂，MEOL/FEOL层的数量也在不断增加。因此，需要对MEOL/FEOL层进行更智慧的测试以确保最终IC的无故障性能。

技术实现思路

[0003]根据本专利技术的实施例的一个方面，提供了一种对通孔缺陷进行建模的方法，包括：获取标准单元的设计布局；从设计布局中提取标准单元中的一个或多个通孔的特征信息；通过应用第一异常电阻值作为一个或多个通孔之中的第一通孔的寄生电阻值，来对于输入范例执行电路模拟以获得标准单元的第一模拟输出，第一异常电阻值不同于第一通孔的标称寄生电阻值；确定对于输入范例的标准单元的第一模拟输出是否与相应的期望输出匹配；以及响应于第一模拟输出之中的一个或多个模拟输出与相应的期望输出不匹配，记录具有第一异常电阻值的第一通孔的一个或多个缺陷类型以及相应的输入范例和相应的模拟输出。
[0004]根据本专利技术的实施例的另一个方面，提供了一种对通孔缺陷进行建模的系统，包括：处理器；和一个或多个存储器，储存可由处理器执行的一个或多个程序的指令以执行操作，操作包括：获取目标单元的设计布局，目标单元包括第一标准单元和第二标准单元，第一标准单元包括第一通孔，第二标准单元包括第二通孔；和对于目标单元生成测试范例，测试范例使能对于第一标准单元所记录的第一缺陷类型和对于第二标准单元所记录的第二缺陷类型的侦查，第一缺陷类型与第一通孔、第一输入范例以及不同于第一通孔的寄生电阻值的第一异常电阻值相关联，第二缺陷类型与第二通孔、第二输入范例以及不同于第二通孔的寄生电阻值的第二异常电阻值相关联，其中，测试范例是基于第一输入范例和第二输入范例生成的。
[0005]根据本专利技术的实施例的又一个方面，提供了一种非暂时性计算机可读储存介质，储存可由器件的一个或多个处理器执行以使器件执行方法的指令集合，方法包括：获取目标单元的设计布局，目标单元包括标准单元，标准单元包括一个或多个通孔；以及对于目标单元生成测试范例，测试范例使能对于标准单元记录的一种或多种缺陷类型的侦查，一种或多种缺陷类型包括与一个或多个通孔之中所选择的通孔相关联的缺陷类型以及输入范例和与所选择的通孔的寄生电阻值不同的异常电阻值，其中，测试范例是基于输入范例生成的。
附图说明
[0006]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0007]图1A图示了根据本公开的一些实施例的电路的部分的布局图。
[0008]图1B图示了根据本公开的一些实施例的电路的部分的电路图。
[0009]图2A
‑
图2C图示了根据本公开的一些实施例的通孔缺陷的示例。
[0010]图3是图示了根据本公开的一些实施例的对通孔缺陷进行建模和修正的方法的流程图。
[0011]图4A图示了根据本公开的一些实施例的简化的标准单元布局设计。
[0012]图4B图示了根据本公开的一些实施例的沿着图4A的线A
‑
A'的截面图。
[0013]图4C图示了根据本公开的一些实施例的通孔的示例位置信息。
[0014]图5是根据本公开的一些实施例的示例通孔特征表。
[0015]图6A是示出根据本公开的一些实施例的对通孔缺陷进行建模的方法的流程图。
[0016]图6B是根据本公开的一些实施例的示例标准单元的电路图。
[0017]图6C是根据本公开的一些实施例的示例模拟结果表。
[0018]图6D是根据本公开的一些实施例的示例缺陷模型表。
[0019]图7图示了根据本公开的一些实施例的示例目标单元的示例测试范例。
[0020]图8是根据本公开的一些实施例的示例测试结果分析表。
[0021]图9是根据本公开的一些实施例的示例计算设备。
具体实施方式
[0022]以下公开内容提供了许多用于实现本专利技术的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本专利技术。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。
[0023]本说明书中使用的术语通常具有其在本领域中和在使用每个术语的特定上下文中的普通含义。本说明书中示例(包括本文讨论的任何术语的示例)的使用仅是说明性的，并且绝不限制本公开或任何示例性术语的范围和含义。同样，本公开不限于本说明书中给出的各种实施例。
[0024]虽然在本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语用于区分一个元件和另一个元件。例如，可以将第一元件称为第二元件，并且类似地，可以将第二元件称为第一元件，而不脱离实施例的范围。如本文所用，术语“和/或”包括一个或多个相关列出的项目中的任何和所有的组合。
[0025]此外，为了便于描述，本文中可以使用诸如“在
…
下方”、“在
…
下面”、“下部”、“在
…
上面”、“上部”等的间隔关系术语，以描述如图中所示的一个元件或部件与另一元件
或部件的关系。除了图中所示的方位外，间隔关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的间隔关系描述符可以同样地作相应地解释。
[0026]在本文中，术语“耦合”也可以称为“电耦合”，并且术语“连接”可以称为“电连接”。“耦合”和“连接”也可以用于表示两个或更多个元件相互协作或交互。
[0027]半导体电路可以包括各种前端制程(FEOL)层和各种中端制程(MEOL)和后端制程(BEOL)层。FEOL层可以包括诸如晶体管、电容器、电阻器等的器件，并且MEOL/BEOL层可以包括金属层和通孔，金属层和通孔用于互连晶圆上的单个器件或FEOL层的单元。随着集成电路(IC)中的逻辑设计变得越来越大和越来越复杂，MEOL/FEOL层的数量也在不断增加。因此，需要对MEOL/FEOL层进行更智慧的测试以确保最终I本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种对通孔缺陷进行建模的方法，包括：获取标准单元的设计布局；从所述设计布局中提取所述标准单元中的一个或多个通孔的特征信息；通过应用第一异常电阻值作为所述一个或多个通孔之中的第一通孔的寄生电阻值，来对于输入范例执行电路模拟以获得所述标准单元的第一模拟输出，所述第一异常电阻值不同于所述第一通孔的标称寄生电阻值；确定对于所述输入范例的所述标准单元的所述第一模拟输出是否与相应的期望输出匹配；以及响应于所述第一模拟输出之中的一个或多个模拟输出与所述相应的期望输出不匹配，记录具有所述第一异常电阻值的所述第一通孔的一个或多个缺陷类型以及相应的输入范例和相应的模拟输出。2.根据权利要求1所述的方法，其中，执行所述电路模拟包括：当应用所述一个或多个通孔之中的第二通孔的标称寄生电阻值作为所述第二通孔的寄生电阻值时，执行所述电路模拟。3.根据权利要求1所述的方法，其中，所述电路模拟是第一电路模拟，所述方法还包括：通过应用第二异常电阻值作为所述第一通孔的寄生电阻值，来对于所述输入范例执行第二电路模拟以获得所述标准单元的第二模拟输出；确定对于所述输入范例的所述第二模拟输出是否与所述标准单元的所述相应的期望输出匹配；和响应于所述第二模拟输出之中的一个或多个模拟输出与所述相应的期望输出不匹配，记录具有所述第二异常电阻值的所述第一通孔的一个或多个缺陷类型以及相应的输入范例和相应的模拟输出。4.根据权利要求1所述的方法，其中，所述电路模拟是第一电路模拟，所述方法还包括：通过应用第二异常电阻值作为所述一个或多个通孔之中的第二通孔的寄生电阻值，来对于所述输入范例执行第二电路模拟以获得所述标准单元的第二模拟输出；确定对于所述输入范例的所述第二模拟输出是否与所述标准单元的所述相应的期望输出匹配；和响应于所述第二模拟输出之中的一个或多个模拟输出与所述相应的期望输出不匹配，记录具有所述第二异常电阻值的所述第二通孔的一个或多个缺陷类型以及相应的输入范例和相应的模拟输出。5.根据权利要求1所述的方法，其中，所述特征信息包括通孔位...

【专利技术属性】
技术研发人员：林承毅，洪宗扬，安基达，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：