一种多芯片3D封装结构制造技术

本实用新型专利技术公开了一种多芯片3D封装结构，包括上层芯片、下层芯片以及基板，上层芯片和下层芯片之间设有第三布线层，其中上层芯片的一面依次通过第一布线层、铜柱与所述第三布线层连接，下层芯片的一面设置在基板上，下层芯片的另一面依次通过第二布线层、铜柱与所述第三布线层连接；所述基板中设置有第五布线层，所述第五布线层通过铜柱与所述第三布线层连接；所述第三布线层的两端连接有第四布线层，所述第四布线层靠近第三布线层的一端通过铜柱分别与所述第一布线层、第二布线层连接，所述第四布线层的另一端通过铜柱连接至所述第五布线层。本实用新型专利技术可以实现对不同芯片间信号的重新分配，提高了封装集成密度，同时降低多芯片之间信号的串扰。多芯片之间信号的串扰。多芯片之间信号的串扰。

【技术实现步骤摘要】
一种多芯片3D封装结构


[0001]本技术涉及半导体
，尤其涉及一种多芯片3D封装结构。

技术介绍

[0002]三维(3D)堆叠的芯片封装结构可实现将多个芯片集成在一个狭小的封装体空间内，利用芯片之间在纵向上的垂直互联结构来缩短芯片间电信号连接的通道，因此这种封装结构具有多个优势，比如：更低的信号传输损耗、更低的功耗、更低的信号延迟、更小的封装尺寸，还可实现晶圆级三维封装和三维异构集成，是未来高端芯片封装
的发展方向。
[0003]但三维堆叠的芯片封装结构为了增加芯片在三维方向上的堆叠密度，芯片之间采用垂直互联结构，因此芯片间的距离更短，将不同功能芯片连接到制作互连线路的硅片上时，会导致不同芯片间电信号的串扰。

技术实现思路

[0004]本技术的目的在于克服现有技术中互连芯片电信号易串扰的问题，提供了一种多芯片3D封装结构。
[0005]本技术的目的是通过以下技术方案来实现的：
[0006]主要提供一种多芯片3D封装结构，所述封装结构包括上层芯片、下层芯片以及基板，所述上层芯片和下层芯片之间设有第三布线层，其中所述上层芯片的一面依次通过第一布线层、铜柱与所述第三布线层连接，所述下层芯片的一面设置在基板上，所述下层芯片的另一面依次通过第二布线层、铜柱与所述第三布线层连接；
[0007]所述基板中设置有第五布线层，所述第五布线层通过铜柱与所述第三布线层连接；所述第三布线层的两端连接有第四布线层，所述第四布线层靠近第三布线层的一端通过铜柱分别与所述第一布线层、第二布线层连接，所述第四布线层的另一端通过铜柱连接至所述第五布线层。
[0008]作为一优选项，一种多芯片3D封装结构，所述上层芯片包括至少两个芯片，所述下层芯片包括至少两个芯片。
[0009]作为一优选项，一种多芯片3D封装结构，所述上层芯片和下层芯片是不同功能的芯片。
[0010]作为一优选项，一种多芯片3D封装结构，所述下层芯片的正面朝上，所述上层芯片的正面朝下。
[0011]作为一优选项，一种多芯片3D封装结构，所述第三布线层和第四布线层一体成型。
[0012]作为一优选项，一种多芯片3D封装结构，所述第一布线层包括通孔金属和金属走线。
[0013]作为一优选项，一种多芯片3D封装结构，所述第二布线层包括通孔金属和金属走线。
[0014]作为一优选项，一种多芯片3D封装结构，所述第三布线层包括通孔金属和金属走线。
[0015]作为一优选项，一种多芯片3D封装结构，所述第四布线层包括通孔金属和金属走线。
[0016]作为一优选项，一种多芯片3D封装结构，所述第五布线层包括通孔金属和金属走线。
[0017]需要进一步说明的是，上述各选项对应的技术特征在不冲突的情况下可以相互组合或替换构成新的技术方案。
[0018]与现有技术相比，本技术有益效果是：
[0019](1)本技术中上层芯片经第一布线层实现信号再分配，下层芯片经第二布线层实现信号再分配，其中多芯片的互联通过上下芯片中间的第三布线层实现上下信号的芯片互联，互联信号可由中间设计的铜柱引出，通过上下再分配信号在上下芯片中间的第三布线层中实现互联，不仅提高了封装的集成密度，同时降低了多芯片信号间的串扰；上层芯片的外接电路信号经第一布线层实现信号再分配，下层芯片的外接电路信号经第二布线层实现信号再分配，分配信号可由左右两端的第四布线层进行再分配后由左右两端铜柱体引出外接电路信号，通过左右两端铜柱金属将信号导出到基板，提高了封装集成密度同时降低多芯片之间信号间的串扰。
[0020](2)在一个示例中，所述下层芯片的正面朝上与第二布线层连接，所述上层芯片的正面朝下与第一布线层连接，使得互联芯片之间的信号路径更短，信号传输的速度也就更快。
[0021](3)在一个示例中，将布线层设计成通孔的形式，保证各信号之间的隔离度，避免相互之间的干扰，使得传输信号更稳定。
附图说明
[0022]图1为本技术实施例示出的一种多芯片3D封装结构示意图。
[0023]图中：1、上层芯片；2、下层芯片；3、基板；4、第三布线层；5、第一布线层；6、铜柱；7、第二布线层；8、第五布线层；9、第四布线层。
具体实施方式
[0024]下面结合附图对本技术的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0025]在本技术的描述中，需要说明的是，属于“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方向或位置关系为基于附图所述的方向或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，属于“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
[0026]在本技术的描述中，需要说明的是，除非另有明确的规定和限定，属于“安
装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。
[0027]此外，下面所描述的本技术不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
[0028]在一示例性实施例中，给出一种多芯片3D封装结构，如图1所示，所述封装结构包括上层芯片1、下层芯片2以及基板3，所述上层芯片1和下层芯片2之间设有第三布线层4，其中所述上层芯片1的一面依次通过第一布线层5、铜柱6与所述第三布线层4连接，所述下层芯片2的一面设置在基板3上，所述下层芯片2的另一面依次通过第二布线层7、铜柱6与所述第三布线层4连接；
[0029]所述基板3中设置有第五布线层8，所述第五布线层8通过铜柱6与所述第三布线层4连接；所述第三布线层4的两端连接有第四布线层9，所述第四布线层9靠近第三布线层4的一端通过铜柱6分别与所述第一布线层5、第二布线层7连接，所述第四布线层9的另一端通过铜柱6连接至所述第五布线层8。
[0030]具体地，上层芯片1的信号传输至第一布线层5时，由第一布线层5对其信号重新分配，重新分配的信号由相应的铜柱6引出至第三布线层4中，同理，下层芯片2的信号传输至第二布线层7时，经第二布线层7实现信号再分配，重新分配的信号由相应的铜柱6引出至第三布线层4中，这样上下芯片之间的信号就通过第三布线层4实现互联，不仅提高了封装的集成密度，同时降低了多芯片信号间的串扰；
[0031]进一步地，上层芯片1的外接电路信本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多芯片3D封装结构，其特征在于，所述封装结构包括上层芯片(1)、下层芯片(2)以及基板(3)，所述上层芯片(1)和下层芯片(2)之间设有第三布线层(4)，其中所述上层芯片(1)的一面依次通过第一布线层(5)、铜柱(6)与所述第三布线层(4)连接，所述下层芯片(2)的一面设置在基板(3)上，所述下层芯片(2)的另一面依次通过第二布线层(7)、铜柱(6)与所述第三布线层(4)连接；所述基板(3)中设置有第五布线层(8)，所述第五布线层(8)通过铜柱(6)与所述第三布线层(4)连接；所述第三布线层(4)的两端连接有第四布线层(9)，所述第四布线层(9)靠近第三布线层(4)的一端通过铜柱(6)分别与所述第一布线层(5)、第二布线层(7)连接，所述第四布线层(9)的另一端通过铜柱(6)连接至所述第五布线层(8)。2.根据权利要求1所述的一种多芯片3D封装结构，其特征在于，所述上层芯片(1)包括至少两个芯片，所述下层芯片(2)包括至少两个芯片。3.根据权利...

【专利技术属性】
技术研发人员：马磊，张帅，
申请(专利权)人：成都复锦功率半导体技术发展有限公司，
类型：新型
国别省市：