存储器件制造技术

实施例提供了一种能够减少漏电流的存储器件。根据一个实施例，一种存储器件包括沿第一方向延伸的第一布线和沿第二方向延伸的第二布线。存储器基元连接在第一布线和第二布线之间并且包括可变电阻存储器元件。第一驱动电路被设置用于向第一布线提供电压，第二驱动电路被设置用于向第二布线提供电压。第一驱动电路将第一电压施加到选定第一布线，第二驱动电路将第二电压施加到选定第二布线。第一电压与第二电压之和的一半和第二电压之间的电压被施加到未选定第一布线，第一电压与第二电压之和的一半和第一电压之间电压被施加到未选定第二布线。第二布线。第二布线。

【技术实现步骤摘要】
存储器件
[0001]相关申请的交叉引用
[0002]本申请基于并主张2021年3月11日提交的申请号为2021
‑
039536的日本专利申请和2021年8月27日提交的申请号为17/459467的美国专利申请的优先权益，这两个申请的全部内容通过引用并入本文中。


[0003]本文描述的实施例一般地涉及存储器件。

技术介绍

[0004]已经提出了其中诸如磁阻效应元件等的可变电阻存储器元件集成在半导体衬底上的存储器件。

技术实现思路

[0005]实施例提供了一种能够减小漏电流的存储器件。
[0006]通常，根据一个实施例，一种存储器件包括沿第一方向延伸的多条第一布线和沿与所述第一方向交叉的第二方向延伸的多条第二布线。多个存储器基元(memory cell)分别连接在所述多条第一布线和所述多条第二布线之间。每个存储器基元包括可变电阻存储器元件。第一驱动电路被设置用于向所述多条第一布线提供电压。第二驱动电路被设置用于向所述多条第二布线提供电压。所述第一驱动电路将第一电压V1施加到与选定存储器基元连接的选定第一布线。所述第二驱动电路将第二电压V2(低于所述电压V1)施加到与所述选定存储器基元连接的选定第二布线。所述第一驱动电路将(V1+V2)/2和V2之间的电压施加到除所述选定第一布线之外的未选定第一布线。所述第二驱动电路将V1和(V1+V2)/2之间的电压施加到除所述选定第二布线之外的未选定第二布线。
附图说明
[0007]图1是示出根据第一实施例的存储器件的整体示意性布局配置的框图。
[0008]图2A是示意性地示出根据第一实施例的存储器件的存储器基元阵列部的透视图。
[0009]图2B是示意性地示出根据第一实施例的存储器件的存储器基元阵列部的修改例的透视图。
[0010]图3是示意性地示出根据第一实施例的存储器件中的磁阻效应元件的配置的截面图。
[0011]图4是示意性地示出根据第一实施例的存储器件中的选择器的配置的截面图。
[0012]图5是示意性地示出根据第一实施例的存储器件中的选择器的电流
‑
电压(I
‑
V)特性的图。
[0013]图6是示出与根据第一实施例的存储器件的操作相关的方面的图。
[0014]图7是示出与根据第二实施例和根据第三实施例的存储器件的操作相关的方面的
图。
具体实施方式
[0015]在下文中，将参考附图描述某些示例实施例。
[0016](第一实施例)
[0017]图1是示出根据第一实施例的非易失性存储器件的整体示意性配置的框图。在以下描述中，将磁存储器件描述为非易失性存储器件的示例，但本公开不限于此。
[0018]第一实施例的磁存储器件包括存储器基元阵列部100、字线(WL)驱动电路200(也称为第一驱动电路200)和位线(BL)驱动电路300(也称为第二驱动电路300)。
[0019]图2A是示意性地示出存储器基元阵列部100的配置的透视图。
[0020]存储器基元阵列部100设置在包括半导体衬底的基底区域上。存储器基元阵列部100包括多条字线10(第一布线10)、与多条字线10交叉的多条位线20(第二布线20)。多个存储器基元30位于多条字线10和多条位线20之间。每个存储器基元30位于字线10和位线20的交叉点(或交会点)处。
[0021]当对特定存储器基元30执行数据的写入或读取时，字线10和位线20向存储器基元30提供预定信号。在图2A中，虽然字线10位于下层侧并且位线20位于上层侧，但是字线10可以位于上层侧并且位线20可以位于下层侧。
[0022]每个存储器基元30包括磁阻效应元件40(也可以称为非易失性可变电阻存储器元件)和选择器50(也称为切换元件50)。磁阻效应元件40和选择器50串联连接在字线10和位线20之间。
[0023]在图2A中，磁阻效应元件40位于下层侧，选择器50位于上层侧，但如图2B的修改例示例中所示，在其他实施例中，磁阻效应元件40也可以位于上层侧并且选择器50可以位于下层侧。
[0024]图3是示意性地示出磁阻效应元件40的配置的截面图。
[0025]在本实施例中，磁隧道结(MTJ)元件被用作磁阻效应元件40。磁阻效应元件40包括存储层41(也称为第一磁性层)、参考层42(也称为第二磁性层)和隧道势垒层43(也称为非磁性层)。
[0026]存储层41是具有可变磁化方向的铁磁层。在本文中，层的可变磁化方向是指当跨层施加预定写入电流等时，该层的磁化方向改变的能力。存储层41由例如包含钴(Co)、铁(Fe)和硼(B)的CoFeB层形成。
[0027]参考层42是具有固定磁化方向的铁磁层。在本文中，层的固定磁化方向是指即使在跨该层施加预定写入电流等，该层的磁化方向也保持恒定(固定)的能力。例如，参考层42由包含钴(Co)、铁(Fe)和硼(B)的CoFeB层、钴(Co)和选自包括铂(Pt)、镍(Ni)和钯(Pd)的元素组的元素的超晶格层形成。
[0028]隧道势垒层43是设置在存储层41和参考层42之间的绝缘层，并且由例如氧化镁(MgO)形成。
[0029]当存储层41的磁化方向与参考层42的磁化方向平行时，磁阻效应元件40处于低电阻状态(电阻相对较低)。当存储层41的磁化方向与参考层42的磁化方向反平行时，磁阻效应元件40处于高电阻状态(电阻相对较高)。因此，磁阻效应元件40可以根据其电阻状态存
储二进制数据(低电阻状态和高电阻状态指示相应的二进制值)。磁阻效应元件40可以根据向其施加的写入电流的方向而被设定为低电阻状态或高电阻状态。
[0030]本实施例的磁阻效应元件40是自旋转移力矩(STT)型磁阻效应元件，具有垂直磁化。即，存储层41的磁化方向与存储层41的膜表面正交。参考层42的磁化方向与参考层42的膜表面正交。
[0031]虽然图3所示的磁阻效应元件40具有其中存储层41位于下层侧并且参考层42位于上层侧的自由底(bottom
‑
free)型结构，但是本实施例可以替代地使用具有其中存储层41位于上层侧并且参考层42位于下层侧的自由顶型结构的磁阻效应元件。
[0032]图4是示意性地示出选择器50的配置的截面图。
[0033]选择器50包括下电极51、上电极52以及设置在下电极51和上电极52之间的选择器材料层53(也称为切换材料层53)。选择器50是具有非线性电流
‑
电压特性的双端子型切换元件(开关)。当施加在两个端子之间的电压小于阈值电压时，选择器50处于高电阻状态(例如，处于非导电状态)。另一方面，当施加在两个端子之间的电压等于或高于阈值电压时，选择器50处于低电阻状态(例如，处于导电状态)。通过使用具有线性电流
‑
电压特性的双端子型切换元件，也可以获得基本相同的效果。
[0034]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器件，包括：沿第一方向延伸的多条第一布线；沿与所述第一方向交叉的第二方向延伸的多条第二布线；连接在所述多条第一布线和所述多条第二布线之间的多个存储器基元，每个存储器基元包括可变电阻存储器元件；第一驱动电路，其用于向所述多条第一布线提供电压；以及第二驱动电路，其用于向所述多条第二布线提供电压，其中所述第一驱动电路将第一电压施加到与选定存储器基元连接的选定第一布线，所述第二驱动电路将低于所述第一电压的第二电压施加到与所述选定存储器基元连接的选定第二布线，所述第一驱动电路将第三电压施加到与除所述选定存储器基元之外的存储器基元连接的未选定第一布线，所述第三电压在所述第一电压与所述第二电压之和的一半和所述第二电压之间的范围内，以及所述第二驱动电路将第四电压施加到与除所述选定存储器基元之外的存储器基元连接的未选定第二布线，所述第四电压在所述第一电压与所述第二电压之和的一半和所述第一电压之间的范围内。2.根据权利要求1所述的存储器件，其中所述第三电压根据所述未选定第一布线与所述第二驱动电路的距离而被设定，以及所施加的所述第四电压根据所述未选定第二布线与所述第一驱动电路的距离而被设定。3.根据权利要求1所述的存储器件，其中所述第三电压被设定为所述第一电压与所述第二电压之和的一半减去第一偏移电压，所述第四电压被设定为所述第一电压与所述第二电压之和的一半加上第二偏移电压，以及所述第一偏移电压和所述第二偏移电压为正值。4.根据权利要求3所述的存储器件，其中处于远离所述第二驱动电路的位置的未选定第一布线的所述第一偏移电压的值小于处于靠近所述第二驱动电路的位置的未选定第一布线的所述第一偏移电压的值，以及处于远离所述第一驱动电路的位置的未选定第二布线的所述第二偏移电压的值小于处于靠近所述第一驱动电路的位置的未选定第二布线的所述第二偏移电压的值。5.根据权利要求1所述的存储器件，其中在所述第二方向上彼此相邻的所述第一布线沿所述第二方向被分组成不同的组，施加到未选定第一布线的电压对于所述第一布线的每个组是不同的，在所述第一方向上彼此相邻的所述第二布线沿所述第一方向被分组成不同的组，以及施加到未选定第二布线的电压对于所述第二布线的每个组是不同的。6.根据权利要求5所述的存储器件，其中施加到所述未选定第一布线的所述第三电压被设定为所述第一电压与所述第二电压之和的一半减去值Voffseta，施加到所述未选定第二布线的所述第四电压被设定为所述第一电压与所述第二电压
之和的一半加上值Voffsetb，所述值Voffseta和所述值Voffsetb是正值，远离所述第二驱动电路的一组第一布线中的所述未选定第一布线的所述值Voffseta小于靠近所述第二驱动电路的一组第一布线中的所述未选定第一布线的所述值Voffseta，以及远离所述第一驱动电路的一组第二布线中的所述未选定第二布线的所述值Voffsetb小于靠近所述第一驱动电路的一组第二布线中的所述未选定第二布线的所述值Voffsetb。7.根据权利要求1所述的存储器件，其中所述第一电压的值和所述第二电压的值根据所述选定存储器基元的位置而被设定，以及所述第三电压和所述第四电压也根据所述选定存储器基元的所述位置而被设定。8.根据权利要求7所述的存储器件，其中与所述选定存储器基元的位置靠近所述第一驱动电路时相比，所述选定存储器基元的所述位置远离所述第一驱动电路时所述第一电压的所述值较高，以及与所述选定存储器基元的所述位置靠近所述第二驱动电路时相比，所述选定存储器基元的所述位置远离所述第二驱动电路时所述第二电压的所述值较低。9.根据权利要求8所述的存储器件，其中所述第三电压被设定为所述第一电压与所述第二电压之和的一半减去值Voffseta，所述第四电压被设定为所述第一电压与所述第二电压之和的一半加上值Voffsetb，所述值Voffseta和所述值Voffsetb是正值，与所述选定存储器基元的位置靠近所述第二驱动电路时相比，所述选定存储器基元的所述位置远离所述第二驱动电路时所述值Voffseta较大，以及与所述选定存储器基元的所述位置靠近所述第一驱动电路时...

【专利技术属性】
技术研发人员：中山昌彦，须之内一正，小濑木淳一，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：