一种应用于内存模组的内存芯片补位方法技术

本发明专利技术公开一种应用于内存模组的内存芯片补位方法，包括：根据16位不良单晶内存芯片的不良区域和正常区域，将16位不良单晶内存芯片的地址线划分为第一不良组和第一正常组；根据8位不良单晶内存芯片的不良区域和正常区域，将8位不良单晶内存芯片的位址线划分为第二不良组和第二正常组；依据JEDEC定义的规则，选择所述16位不良单晶内存芯片的第一正常组和所述8位不良单晶内存芯片的第二正常组进行布线，利用所述16位不良单晶内存芯片和所述8位不良单晶内存芯片组合实现一个16位正常单晶内存芯片的功能。本发明专利技术可利用不良单晶内存芯片组合实现正常单晶内存芯片的功能。芯片组合实现正常单晶内存芯片的功能。芯片组合实现正常单晶内存芯片的功能。

A memory chip replacement method applied to memory modules

【技术实现步骤摘要】
一种应用于内存模组的内存芯片补位方法


[0001]本专利技术涉及内存模组，更确切地说是一种应用于内存模组的内存芯片补位方法。

技术介绍

[0002]内存条通常包括有电路板和设置于电路板上的若干个内存芯片，电路板的底端设置有内存芯片电连接的金手指，使用时将金手指插于电脑主板的内存插槽中。内存芯片在生产或使用的过程中，会产生一些不良品，对于不良的内存芯片很难通过维修的方法进行修复，因此，通常只能丢弃或作为废物回收，造成了资源的浪费。

技术实现思路

[0003]本专利技术为了解决现有技术对不良的内存芯片只能丢弃或作为废物回收，造成资源的浪费的技术问题，提供了一种应用于内存模组的内存芯片补位方法。
[0004]为解决上述技术问题，本专利技术采用的技术方案为设计一种应用于内存模组的内存芯片补位方法，包括：
[0005]根据16位不良单晶内存芯片的不良区域和正常区域，将16位不良单晶内存芯片的地址线划分为第一不良组和第一正常组；
[0006]根据8位不良单晶内存芯片的不良区域和正常区域，将8位不良单晶内存芯片的位址线划分为第二不良组和第二正常组；
[0007]依据JEDEC定义的规则，选择所述16位不良单晶内存芯片的第一正常组和所述8位不良单晶内存芯片的第二正常组进行布线，利用所述16位不良单晶内存芯片和所述8位不良单晶内存芯片组合实现一个16位正常单晶内存芯片的功能。
[0008]所述将16位不良单晶内存芯片的地址线划分为第一不良组和第一正常组包括：
[0009]将所述地址线的0
‑
7位分为A组，8
‑
15位分为B组；若所述不良区域位于A组，则选择A组作为所述第一不良组，B组作为所述第一正常组；若所述不良区域位于B组，则选择A组作为所述第一正常组，B组作为所述第一不良组。
[0010]所述A组和B组至少有一个不包含所述不良区域。
[0011]所述将8位不良单晶内存芯片的位址线划分为第二不良组和第二正常组包括：
[0012]将所述8位不良单晶内存芯片的位址线按照BG1＝0分为D组，BG1＝1分为E组；若所述不良区域位于D组，则选择D组作为第二不良组，E组作为第二正常组；所述不良区域位于E组，则选择D组作为第二正常组，E组作为第二不良组。
[0013]所述D组和E组至少有一个不包含所述不良区域。
[0014]所述应用于内存模组的内存芯片补位方法还包括：
[0015]对所述16位不良单晶内存芯片和8位不良单晶内存芯片进行检测，获取所述不良区域和所述正常区域。
[0016]所述选择所述16位不良单晶内存芯片的第一正常组和所述8位不良单晶内存芯片的第二正常组进行布线包括：
[0017]将所述8位不良单晶内存芯片的各功能球位依序连接到所述16位不良单晶内存芯片的相同功能球位，再连接到内存条的功能针脚。
[0018]所述选择所述16位不良单晶内存芯片的第一正常组和所述8位不良单晶内存芯片的第二正常组进行布线还包括：
[0019]将所述8位不良单晶内存芯片的BG1球位串联后，做跳线回路，当所述E组为第二正常组时，将所述BG1球位与电源连接；当所述D组为第二正常组时，将所述BG1球位与地连接。
[0020]所述BG1球位与电源通过零欧姆电阻连接；所述BG1球位与地通过零欧姆电阻连接。
[0021]本专利技术通过根据16位不良单晶内存芯片的不良区域和正常区域，将16位不良单晶内存芯片的地址线划分为第一不良组和第一正常组；根据8位不良单晶内存芯片的不良区域和正常区域，将8位不良单晶内存芯片的位址线划分为第二不良组和第二正常组；然后再依据JEDEC定义的规则，选择所述16位不良单晶内存芯片的第一正常组和所述8位不良单晶内存芯片的第二正常组进行布线，利用所述16位不良单晶内存芯片和所述8位不良单晶内存芯片组合实现一个16位正常单晶内存芯片的功能，从而可用1个16位不良单晶内存芯片和1个8位不良单晶内存芯片实现一个16位正常单晶内存芯片的功能，很好的利用了不良内存芯片，实现了废物利用，避免了浪费。
附图说明
[0022]下面结合实施例和附图对本专利技术进行详细说明，其中：
[0023]图1是本专利技术应用于内存模组的内存芯片补位方法的原理图。
具体实施方式
[0024]下面结合附图进一步阐述本专利技术的具体实施方式：
[0025]请一并参见图1。本专利技术应用于内存模组的内存芯片补位方法包括：
[0026]第一步：根据16位不良单晶内存芯片的不良区域和正常区域，将16位不良单晶内存芯片的地址线划分为第一不良组和第一正常组；
[0027]根据8位不良单晶内存芯片的不良区域和正常区域，将8位不良单晶内存芯片的位址线划分为第二不良组和第二正常组。
[0028]在本具体实施例中，所述将16位不良单晶内存芯片的地址线划分为第一不良组和第一正常组包括：将所述地址线的0
‑
7位分为A组，8
‑
15位分为B组；若所述不良区域位于A组，则选择A组作为所述第一不良组，B组作为所述第一正常组；若所述不良区域位于B组，则选择A组作为所述第一正常组，B组作为所述第一不良组。
[0029]比如，当地址线的4、5、6位损坏，为不良区域，8
‑
15位未损坏，为正常区域时，则取第8
‑
15位作为第一正常组加以利用。当地址线的第8、10、11、13位损坏，为不良区域时，0
‑
7位未损坏，为正常区域时，则取第0
‑
7位作为第一正常组加以利用。
[0030]为便于分组及布线，所述A组和B组至少有一个不包含所述不良区域。当A组和B组都包含不良区域时，该16位不良单晶内存芯片只能废弃。例如，当地址线的4、7、9位损坏时，该内存芯片则只能废弃，不能再利用。
[0031]所述将8位不良单晶内存芯片的位址线划分为第二不良组和第二正常组包括：将
所述8位不良单晶内存芯片的位址线按照BG1＝0分为D组，BG1＝1分为E组；若所述不良区域位于D组，则选择D组作为第二不良组，E组作为第二正常组；所述不良区域位于E组，则选择D组作为第二正常组，E组作为第二不良组。
[0032]所述D组和E组至少有一个不包含所述不良区域。
[0033]在对所述16位不良单晶内存芯片和8位单晶内存芯片进行分组之前，所述应用于内存模组的内存芯片补位方法还包括：
[0034]对所述16位不良单晶内存芯片和8位不良单晶内存芯片进行检测，获取所述不良区域和所述正常区域。
[0035]测试可采用内存测试工具RST、Mem Test来实现，当然，也可以自动开发测试软件来实现。测试完后，可将相同不良区域的内存芯片进行归类分开放置，以便于后续的分组及组合。
[0036]第二步：依据JEDEC定义的规则，选择所述16位不良单晶内存芯片的第一正常组和所述8位不良单晶内存芯片的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种应用于内存模组的内存芯片补位方法，其特征在于包括：根据16位不良单晶内存芯片的不良区域和正常区域，将16位不良单晶内存芯片的地址线划分为第一不良组和第一正常组；根据8位不良单晶内存芯片的不良区域和正常区域，将8位不良单晶内存芯片的位址线划分为第二不良组和第二正常组；依据JEDEC定义的规则，选择所述16位不良单晶内存芯片的第一正常组和所述8位不良单晶内存芯片的第二正常组进行布线，利用所述16位不良单晶内存芯片和所述8位不良单晶内存芯片组合实现一个16位正常单晶内存芯片的功能。2.根据权利要求1所述的应用于内存模组的内存芯片补位方法，其特征在于：所述将16位不良单晶内存芯片的地址线划分为第一不良组和第一正常组包括：将所述地址线的0
‑
7位分为A组，8
‑
15位分为B组；若所述不良区域位于A组，则选择A组作为所述第一不良组，B组作为所述第一正常组；若所述不良区域位于B组，则选择A组作为所述第一正常组，B组作为所述第一不良组。3.根据权利要求2所述的应用于内存模组的内存芯片补位方法，其特征在于：所述A组和B组至少有一个不包含所述不良区域。4.根据权利要求2所述的应用于内存模组的内存芯片补位方法，其特征在于：所述将8位不良单晶内存芯片的位址线划分为第二不良组和第二正常组包括：将所述8位不良单晶内存芯片的位址线按照BG1＝0分为D组，BG1＝1分为E组；若所述不...

【专利技术属性】
技术研发人员：吴伟波，
申请(专利权)人：深圳玖合精工科技有限公司，
类型：发明
国别省市：