高压调节器制造技术

本文公开了一种用于非易失性存储器的调节器。该调节器包括高压电源端子、低压电源端子、输出端子、接地端子和内部节点。该调节器进一步包括：输入放大器，插入在低压电源端子与接地端子之间，并且根据分别在其负输入端子和正输入端子提供的参考电压和反馈电压在第一中间输出节点处输出第一输出电压；镜像电路，分别在内部节点与接地端子之间以及在内部节点与第二中间输出节点之间形成两个电流路径；以及共源共栅块，耦合在高压电源端子与内部节点之间，并且响应于调节器的第二中间输出节点处的电压而操作，镜像电路在该第二中间输出节点处形成两个电流路径。点处形成两个电流路径。点处形成两个电流路径。

【技术实现步骤摘要】
高压调节器
[0001]相关申请的交叉引用
[0002]本申请要求基于2021年2月5日提交的、申请号为102021000002618的意大利专利申请的优先权，该意大利专利申请的公开内容通过引用整体并入本文。


[0003]本公开涉及一种高压调节器。
[0004]本公开涉及一种用于向非易失性存储器提供偏置电压的高压调节器。

技术介绍

[0005]在各种类型的闪速存储器装置中，NAND型闪速存储器装置作为一种高容量数据存储介质得到了越来越多的应用。高压调节器用于向NAND堆栈提供不同的电压电平。例如，闪速存储器的每个单元需要被编程以通过在浮置栅极中捕获电子来存储信息。编程操作是通过将强正电压驱动到控制栅极上以迫使电流从通道流过浮置栅极到达控制栅极来执行的。通常，需要不同电平的编程电压，使用高压调节器来提供不同电平的电压。
[0006]类似地，在读取操作和擦除操作期间也需要高压偏置电平。
[0007]更特别地，NAND闪速存储器通常包括高压或HV线性调节器，其是能够输出高于电源电压的模拟电压的DAC(数模转换器)块。
[0008]图1A示出根据现有技术的方法实现的用于NAND闪速存储器的HV线性调节器。
[0009]HV线性调节器100包括第一级110，第一级110包括运算放大器OPAMP，用于接收参考电压VREF和反馈电压VFEEDBACK以输出对参考电压VREF和反馈电压VFEEDBACK之差进行放大的电压。HV线性调节器100进一步包括第二级120，第二级120插入在电荷泵电压VPUMP和地GND之间并包括共源配置，该共源配置包括一系列的进一步电阻器R3和NMOS晶体管M3，它们在内部节点X3处互连，进而连接到第三级130的NMOS晶体管MOUT的栅极端子。第二级120的NMOS晶体管M3的栅极电连接到第一级110的运算放大器OPAMP的输出。此外，第三级130的NMOS晶体管MOUT插入在HV线性调节器100的电荷泵电压VPUMP与输出端子OUT之间，并且充当在电荷泵电路(未示出)的输出端子处获得的电荷泵电压VPUMP供应的源极跟随器级。
[0010]通常，第三级130的NMOS晶体管MOUT和第二级120的NMOS晶体管M3是高压晶体管。此外，运算放大器OPAMP通常仅包括低压晶体管。
[0011]最后，HV线性调节器100包括分压器140，分压器140由插入在输出端子OUT和接地GND之间的一系列第一电阻器R1和第二电阻器R2形成，并且具有向运算放大器OPAMP提供反馈电压VFEEDBACK的公共节点XFB。特别地，第一电阻器R1插入在公共节点XFB和接地GND之间，并且第二电阻器R2插入在输出端子OUT和公共节点XFB之间。
[0012]数字信号总线可能改变R1或R2(或两者)电阻值以进行D/A(数模)转换，如图1B所示。在这种情况下，每个电阻器R1和R2包括多个电阻器R和多个使能MOS晶体管，并且多个电阻器R中的每一个可以具有相同的电阻值或不同的电阻值。例如，每个电阻器R1和R2包括一
系列的多个电阻元件以及连接到电阻元件的不同互连节点的多个使能MOS晶体管，以根据需要启用不同数量的电阻元件，使能MOS晶体管连接到数字信号。
[0013]用于高压NMOS晶体管的“高压”意指在编程步骤中的电压范围为5或6伏至24伏。高压的典型范围可以是7或8伏至20伏。
[0014]运算放大器OPAMP形成反馈网络，该反馈网络接收参考电压VREF和反馈电压VFEEDBACK，该反馈电压VFEEDBACK是由分压器的R1和R2形成的电阻网络分压的电压。供应到第二级120的电流值I2ND由以下公式确定：
[0015][0016]由于使用电荷泵电路来提供电流效率远低于1的电荷泵电压，因此最小化第二级120和第三级130的DC偏置电流是很重要的。更特别地，第二级120的DC偏置电流取决于以下值：HV线性调节器100的输出端子OUT处的输出电压VOUT的电平；以及第三级130的NMOS晶体管MOUT的栅极端子和源极端子之间的电压值Vgs(MOUT)和第二级120的进一步电阻器R3的值。
[0017]当输出电压VOUT的电平根据调节器设置而变化时，电压值Vgs(MOUT)和进一步电阻器R3的值会随着模型拐角和温度而变化。因此，为了降低电流值I2ND，第二级120的进一步电阻器R3的值将增加。
[0018]然而，进一步电阻器R3值的增加导致HV线性调节器100整体的面积损失和寄生增加。
[0019]为了避免增加这种电阻的大小，还可以使用电流镜。特别地，以三星电子有限公司名义申请的、公开号为KR 10
‑
2009
‑
0101739的韩国专利中公开了一种包括放大器和镜像电路的电压加法器。更特别地，根据该韩国专利申请，根据从放大器输出的电压形成电流路径，并且通过提供在电压端子与接地端子之间的镜像电路来控制电流，该镜像电路包括PMOS或NMOS晶体管。

技术实现思路

[0020]本专利技术的各个实施例涉及一种调节器，特别是向非易失性存储器提供偏置电压的高压线性调节器，该调节器包括能够降低电荷泵电压所供应的共源电流而不增加整个调节器面积占用并且允许使用具有低击穿电压的高压PMOS晶体管的电流镜，这在NAND闪存技术中很常见。
[0021]在本专利技术的实施例中，该调节器包括：高压电源端子、低压电源端子、输出端子、接地端子和内部节点；输入放大器，插入在低压电源端子与接地端子之间，并且根据分别在其负输入端子和正输入端子提供的参考电压和反馈电压在第一中间输出节点处输出第一输出电压；镜像电路，分别在内部节点与接地端子之间以及在内部节点与调节器的第二中间输出节点之间形成两个电流路径；以及共源共栅块，耦合在高压电源端子与内部节点之间，并且响应于调节器的第二中间输出节点处的电压而操作，在该第二中间输出节点处的两个电流路径中的一个由镜像电路形成。
[0022]调节器可以进一步包括输出级(output stage)，该输出级包括：最终晶体管(final transistor)，插入在调节器的高压电源端子和输出端子之间，用作源极跟随器级，
该最终晶体管具有与调节器的第二中间输出节点连接的控制端子；以及分压器级，由插入在调节器的输出端子与调节器的接地端子之间的一系列第一电阻器和第二电阻器形成，并且具有向输入放大器提供反馈电压的公共节点。更特别地，最终晶体管具有耦合到第二中间输出节点的栅极端子以及电阻器反馈网络。
[0023]此外，调节器可以进一步包括共源晶体管，该共源晶体管插入在第二中间输出节点与接地端子之间，并且具有连接到第一中间输出节点的栅极端子。
[0024]利用根据本申请的调节器拓扑结构，调节器第二级的偏置电流即流经共源晶体管的漏极端子的电流由镜像电路的输入端子处的偏置电流确定。
[0025]在本专利技术的另一实施例中，耦合到镜像电路的输入端子的偏置电流由附加晶体管生成，该本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种调节器，包括：高压电源端子、低压电源端子、输出端子、接地端子和内部节点；输入放大器，插入在所述低压电源端子与所述接地端子之间，并且根据分别在所述输入放大器的负输入端子和正输入端子提供的参考电压和反馈电压在第一中间输出节点处输出第一输出电压；镜像电路，分别在所述内部节点与所述接地端子之间以及在所述内部节点与所述调节器的第二中间输出节点之间形成两个电流路径；共源共栅块，耦合在所述高压电源端子与所述内部节点之间，并且响应于所述调节器的所述第二中间输出节点处的电压而操作，在所述第二中间输出节点处的所述两个电流路径中的一个由所述镜像电路形成。2.根据权利要求1所述的调节器，进一步包括输出级，所述输出级包括：最终晶体管，插入在所述调节器的所述高压电源端子与所述输出端子之间，用作源极跟随器级，并且具有与所述调节器的所述第二中间输出节点连接的控制端子；分压器级，由插入在所述调节器的所述输出端子和所述调节器的所述接地端子之间的一系列第一电阻器和第二电阻器形成，并且具有向所述输入放大器提供所述反馈电压的公共节点。3.根据权利要求1所述的调节器，进一步包括共源晶体管，所述共源晶体管插入在所述第二中间输出节点与所述接地端子之间，并且具有连接到所述第一中间输出节点的栅极端子。4.根据权利要求1所述的调节器，其中所述镜像电路包括：第一镜像晶体管，插入在所述调节器的所述内部节点与所述第二中间输出节点之间；第二镜像晶体管，以二极管方式连接并且插入在所述内部节点与另一镜像电路输入节点之间；以及偏置电流生成器，提供偏置电流并连接在所述另一镜像电路输入节点与所述接地端子之间，并且其中所述第一镜像晶体管和所述第二镜像晶体管各自的控制端子互连。5.根据权利要求4所述的调节器，其中所述第一镜像晶体管和所述第二镜像晶体管是PMOS晶体管，各自的体端子连接到所述内部节点。6.根据权利要求1所述的调节器，其中所述输入放大器包括：电流生成器，连接在所述低压电源端子与公共节点之间，并且向所述输入放大器提供参考电流；第一输入晶体管，插入在所述公共节点与第一电路节点之间，并且在所述第一输入晶体管的栅极端子处接收反馈电压，所述第一输入晶体管的栅极端子是所述输入放大器的正输入端子；第二输入晶体管，插入在所述公共节点与所述第一中间输出节点之间，并且在所述第二输入晶体管的栅极端子处接收参考电压，所述第二输入晶体管的栅极端子是所述输入放大器的负输入端子；
第一输出晶体管，以二极管方式连接并且耦合在所述第一电路节点与所述接地端子之间；以及第二输出晶体管，插入在所述第一中间输出节点与所述接地端子之间，其中所述第一输出晶体管和所述第二输出晶体管各自的栅极端子互连，并且其中所述第一输入晶体管和所述第二输入晶体管各自的体端子连接到所述公共节点。7.根据权利要求1所述的调节器，其中所述共源共栅块包括第一共源共栅晶体管，所述第一共源共栅晶体管插入在所述高压电源端子与所述内部节点之间，并且具有连接到所述第二中间输出节点的控制端子，所述第一共源共栅晶体管是NMOS耗尽型晶体管。8.根据权利要求7所述...

【专利技术属性】
技术研发人员：安德里亚，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：